-
公开(公告)号：CN104979346B
公开(公告)日：2018-09-18
申请号：CN201510146152.7
申请日：2015-03-30
Applicant: 万国半导体股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明涉及的一种开关电路包括导电类型相同的第一MOS晶体管和第二MOS晶体管，并联在第一端和第二端之间。第一和第二MOS晶体管的栅极端分别耦合到控制端，接收控制信号，接通或断开开关电路，其控制信号以缓慢的切换速率，从第一电压电平切换至第二电压电平。第一MOS晶体管具有第一阈值电压，第二MOS晶体管具有第二阈值电压，第一阈值电压小于第二阈值电压。
-
公开(公告)号：CN105529939B
公开(公告)日：2018-01-23
申请号：CN201410514567.0
申请日：2014-09-30
Applicant: 万国半导体股份有限公司
CPC classification number: H01L2224/05554 , H01L2224/0603 , H01L2224/40245 , H01L2224/48137 , H01L2224/48247 , H01L2224/4847 , H01L2224/4903 , H01L2224/49111
Abstract: 一种同步整流器包括一个分立开关器件和一个用于控制分立开关器件的控制器，分立开关器件和控制器都安装在一个公共晶片托盘上，并且封装在单独封装中。分立开关器件和控制器共同封装在单独封装中，在控制器端口和开关器件之间提供最短的连接路径，使控制器精确传感开关器件的电压，从而避免寄生电感效应，使控制器在精确的时间使能/禁止开关器件，从而改善功率耗散，提供工作效率。
-
公开(公告)号：CN104377238B
公开(公告)日：2017-04-12
申请号：CN201410765884.X
申请日：2011-02-28
Applicant: 万国半导体股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/336
Abstract: 本发明提出了一种沉积在第一导电类型的半导体衬底上的半导体功率器件。该半导体衬底承载着一个第二导电类型的外延层，其中半导体功率器件就位于超级结结构上。该超级结结构包含从外延层中的顶面上打开的多个沟槽；其中每个沟槽的沟槽侧壁都用第一导电类型的第一外延层覆盖，以便中和第二导电类型的外延层的电荷。第二外延层可以生长在第一外延层上方。每个沟槽都在一个剩余的沟槽缝隙空间内，用非掺杂的电介质材料填充。每个沟槽侧壁都带有一个倾斜角，以构成会聚的U‑型沟槽。
-
公开(公告)号：CN103633068B
公开(公告)日：2016-08-10
申请号：CN201310290017.0
申请日：2013-07-10
Applicant: 万国半导体股份有限公司
IPC: H01L23/552 , H01L29/40 , H01L21/336
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种由多个功率晶体管晶胞构成的半导体功率器件，每个功率晶体管晶胞都具有一个沟槽式栅极，设置在栅极沟槽中，其中沟槽式栅极包括一个屏蔽底部电极，设置在栅极沟槽底部，通过一个中间电极绝缘层，与设置在栅极沟槽顶部的顶部栅极电极相隔离。至少一个晶体管晶胞含有屏蔽底部电极，作为源极?连接屏蔽底部电极，电连接到半导体功率器件的源极电极，至少一个晶体管晶胞具有屏蔽底部电极，作为一个栅极?连接屏蔽底部电极，电连接到半导体功率器件的栅极金属上。
-
公开(公告)号：CN104009083A
公开(公告)日：2014-08-27
申请号：CN201410057850.5
申请日：2014-02-20
Applicant: 万国半导体股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明的各个方面提出了一种功率MOSFET器件的端接结构。端接沟槽形成在半导体材料中，包围着MOSFET的有源区。端接沟槽还包含导电材料的第一和第二部分。导电材料的第一和第二部分相互电绝缘。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。
-
Patent Agency Ranking
公开(公告)号：CN102254826B
公开(公告)日：2014-02-26
申请号：CN201110142449.8
申请日：2011-05-16
Applicant: 万国半导体股份有限公司
IPC: H01L21/336 , H01L21/32 , H01L29/78 , H01L29/06
Abstract: 本发明提出了一种带通道截止沟槽的双栅极氧化物沟槽MOSFET及三或四掩膜工艺。该半导体器件含有多个栅极电极，形成在位于半导体衬底有源区中的沟槽中。第一栅极滑道形成在衬底中，并且电连接到栅极电极上，其中第一栅极滑道包围着有源区。第二栅极滑道连接到第一栅极滑道上，并位于有源区和截止区之间。截止结构包围着第一和第二栅极滑道以及有源区。截止结构含有衬底中布满绝缘物的沟槽中的导电材料，其中截止结构短接至衬底的源极或本体层，从而构成器件的通道终点。
-
公开(公告)号：CN102751317A
公开(公告)日：2012-10-24
申请号：CN201210259939.0
申请日：2009-06-26
Applicant: 万国半导体股份有限公司
IPC: H01L29/10 , H01L29/66 , H01L29/78 , H01L29/872
CPC classification number: H01L29/872 , H01L29/8725
Abstract: 本发明提供一种提高肖特基击穿电压且不影响MOSFET-肖特基整合的器件结构及方法。其中，所述器件结构包括有源单元区域，具有若干个功率晶体管单元。每一个功率晶体管单元具有一个平面肖特基二极管，包括覆盖在相邻二个功率晶体管单元的分隔本体区域之间的缺口上方的肖特基结势垒金属，分隔的本体区域更提供调节每一个功率晶体管单元中肖特基二极管漏电流的功能。每一个平面肖特基二极管还包括一个位于缺口中，在二个相邻功率晶体管单元的分隔本体区域之间的浅离子植入区域，以进一步调节肖特基二极管的漏电流。每一个功率晶体管单元的分隔本体区域中还包括重体掺杂区域，位于源极区域旁边并环绕肖特基二极管，形成一个结势垒肖特基口袋区域。
-
公开(公告)号：CN101465376B
公开(公告)日：2012-07-04
申请号：CN200810182321.2
申请日：2008-11-21
Applicant: 万国半导体股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及具有低注入二极管的MOS器件。提供一种形成在半导体衬底上的半导体器件，其包括：漏极；覆盖所述漏极的外延层；以及有源区。所述有源区包括：本体，所述本体置于所述外延层中，并具有本体顶表面；源极，所述源极嵌入在所述本体中，并从所述本体顶表面延伸至所述本体中；栅极沟槽，所述栅极沟槽延伸至所述外延层中；栅极，所述栅极置于所述栅极沟槽中；有源区接触沟槽，所述有源区接触沟槽延伸通过所述源极且延伸至所述本体中；有源区接触电极，所述有源区接触电极置于所述有源区接触沟槽内；其中本体区的薄层将所述有源区接触电极与所述漏极分开。
-
公开(公告)号：CN102194880A
公开(公告)日：2011-09-21
申请号：CN201110054042.X
申请日：2011-02-28
Applicant: 万国半导体股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/739 , H01L21/331
Abstract: 本发明带有沟槽-氧化物-纳米管超级结的器件结构及制备方法提出了一种沉积在第一导电类型的半导体衬底上的半导体功率器件。该半导体衬底承载着一个第二导电类型的外延层，其中半导体功率器件就位于超级结结构上。该超级结结构包含从外延层中的顶面上打开的多个沟槽；其中每个沟槽的沟槽侧壁都用第一导电类型的第一外延层覆盖，以便中和第二导电类型的外延层的电荷。第二外延层可以生长在第一外延层上方。每个沟槽都在一个剩余的沟槽缝隙空间内，用非掺杂的电介质材料填充。每个沟槽侧壁都带有一个倾斜角，以构成会聚的U-型沟槽。
-
公开(公告)号：CN101465374B
公开(公告)日：2011-02-16
申请号：CN200810182319.5
申请日：2008-11-21
Applicant: 万国半导体股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/66484 , H01L21/26586 , H01L29/0623 , H01L29/1095 , H01L29/165 , H01L29/41766 , H01L29/4236 , H01L29/456 , H01L29/47 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7811 , H01L29/7813
Abstract: 本发明涉及在有源区接触沟槽中具有集成肖特基二极管的MOS器件。提供一种形成在半导体衬底上的半导体器件，其包括：漏极；覆盖所述漏极的外延层；以及有源区。所述有源区包括：本体，所述本体置于所述外延层中，并具有本体顶表面和本体底表面；源极，所述源极嵌入在所述本体中，并从所述本体顶表面延伸至所述本体中；栅极沟槽，所述栅极沟槽延伸至所述外延层中；栅极，所述栅极置于所述栅极沟槽中；有源区接触沟槽，所述有源区接触沟槽通过所述源极和所述本体的至少一部分延伸至所述漏极中，其中所述有源区接触沟槽比所述本体底表面浅；以及有源区接触电极，所述有源区接触电极置于所述有源区接触沟槽内。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.042 seconds)
