-
公开(公告)号：CN102148159B
公开(公告)日：2015-01-21
申请号：CN201010620244.1
申请日：2010-12-21
Applicant: 万国半导体股份有限公司
IPC: H01L21/336
CPC classification number: H01L29/66636 , H01L21/26586 , H01L29/0615 , H01L29/0634 , H01L29/0878 , H01L29/165 , H01L29/456 , H01L29/66719 , H01L29/78 , H01L29/7811
Abstract: 本发明提出了自对准电荷平衡的半导体器件以及制备这种器件的方法。一个或多个平面栅极形成在第一导电类型的半导体衬底上方。刻蚀半导体中的一个或多个深沟槽，自对准到平面栅极。用第二导电类型的半导体材料填充沟槽，使深沟槽与半导体衬底的邻近区域达到电荷平衡。该工艺可以制备单元间距小于12微米的自对准电荷平衡的器件。
-
公开(公告)号：CN102751317A
公开(公告)日：2012-10-24
申请号：CN201210259939.0
申请日：2009-06-26
Applicant: 万国半导体股份有限公司
IPC: H01L29/10 , H01L29/66 , H01L29/78 , H01L29/872
CPC classification number: H01L29/872 , H01L29/8725
Abstract: 本发明提供一种提高肖特基击穿电压且不影响MOSFET-肖特基整合的器件结构及方法。其中，所述器件结构包括有源单元区域，具有若干个功率晶体管单元。每一个功率晶体管单元具有一个平面肖特基二极管，包括覆盖在相邻二个功率晶体管单元的分隔本体区域之间的缺口上方的肖特基结势垒金属，分隔的本体区域更提供调节每一个功率晶体管单元中肖特基二极管漏电流的功能。每一个平面肖特基二极管还包括一个位于缺口中，在二个相邻功率晶体管单元的分隔本体区域之间的浅离子植入区域，以进一步调节肖特基二极管的漏电流。每一个功率晶体管单元的分隔本体区域中还包括重体掺杂区域，位于源极区域旁边并环绕肖特基二极管，形成一个结势垒肖特基口袋区域。
-
公开(公告)号：CN101621062A
公开(公告)日：2010-01-06
申请号：CN200910149899.2
申请日：2009-06-26
Applicant: 万国半导体股份有限公司
IPC: H01L27/06 , H01L29/872 , H01L29/06 , H01L29/36 , H01L29/417 , H01L21/8249
CPC classification number: H01L29/872 , H01L29/8725
Abstract: 本发明提供一种提高肖特基击穿电压且不影响MOSFET-肖特基整合的器件结构及方法，该结构包括有源单元区域，具有若干个功率晶体管单元。每一个功率晶体管单元具有一个平面肖特基二极管，包括覆盖在相邻二个功率晶体管单元的分隔本体区域之间的缺口上方的肖特基结势垒金属，分隔的本体区域更提供调节每一个功率晶体管单元中肖特基二极管漏电流的功能。每一个平面肖特基二极管还包括一个位于缺口中，在二个相邻功率晶体管单元的分隔本体区域之间的香农植入区域，以进一步调节肖特基二极管的漏电流。每一个功率晶体管单元的分隔本体区域中还包括重体掺杂区域，位于源极区域旁边并环绕肖特基二极管，形成一个结势垒肖特基口袋区域。
-
公开(公告)号：CN105514151A
公开(公告)日：2016-04-20
申请号：CN201610078433.8
申请日：2012-09-19
Applicant: 万国半导体股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78 , H01L29/10
CPC classification number: H01L29/7802 , H01L29/0634 , H01L29/1095 , H01L29/66712
Abstract: 本发明公开了一种用于在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区。该方法包含：第一步，生长一个第一外延层，然后在外延层上方制备一个第一硬掩膜层；第二步，利用第一植入掩膜，打开多个植入窗口，并且利用第二植入掩膜，闭锁一部分植入窗口，以植入交替导电类型的多个掺杂区，在第一外延层中相互邻近；第三步，重复第一步和第二步，利用相同的第一和第二植入掩膜，制备多个外延层，每个外延层都用交替导电类型的掺杂区植入。然后，在外延层顶部进行器件制备工艺，在交替导电类型的掺杂区上方，通过扩散过程，合并交替导电类型的掺杂区，作为外延层中的掺杂立柱。
-
公开(公告)号：CN101552272A
公开(公告)日：2009-10-07
申请号：CN200810177718.2
申请日：2008-11-12
Applicant: 万国半导体股份有限公司
Abstract: 一种具有单向模块化以及对称双向模块化能力的瞬态抑制二极管(TVS)电路，集成有电磁干扰(EMI)滤波器，设置在具有第一种导电形式的半导体衬底上。集成有EMI滤波器的TVS电路还包括用于对称双模块结构的设置于表面的接地端，以及用于单向模块结构的设置于半导体衬底底部的接地端，输入和输出端设置于顶部表面，半导体衬底上设置有至少一个稳压二极管和若干个电容，用于将接地端直接电容耦合到输入端及输出端，而无需介入浮体区域。
-
Patent Agency Ranking
公开(公告)号：CN103021863B
公开(公告)日：2016-03-09
申请号：CN201210348747.7
申请日：2012-09-19
Applicant: 万国半导体股份有限公司
IPC: H01L21/336
CPC classification number: H01L29/7802 , H01L29/0634 , H01L29/1095 , H01L29/66712
Abstract: 本发明涉及精确校准及自平衡的超级结器件的制备方法。本发明公开了一种用于在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区。该方法包含：第一步，生长一个第一外延层，然后在外延层上方制备一个第一硬掩膜层；第二步，利用第一植入掩膜，打开多个植入窗口，并且利用第二植入掩膜，闭锁一部分植入窗口，以植入交替导电类型的多个掺杂区，在第一外延层中相互邻近；第三步，重复第一步和第二步，利用相同的第一和第二植入掩膜，制备多个外延层，每个外延层都用交替导电类型的掺杂区植入。然后，在外延层顶部进行器件制备工艺，在交替导电类型的掺杂区上方，通过扩散过程，合并交替导电类型的掺杂区，作为外延层中的掺杂立柱。
-
公开(公告)号：CN103021863A
公开(公告)日：2013-04-03
申请号：CN201210348747.7
申请日：2012-09-19
Applicant: 万国半导体股份有限公司
IPC: H01L21/336
CPC classification number: H01L29/7802 , H01L29/0634 , H01L29/1095 , H01L29/66712
Abstract: 本发明涉及精确校准及自平衡的超级结器件的制备方法。本发明公开了一种用于在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区。该方法包含：第一步，生长一个第一外延层，然后在外延层上方制备一个第一硬掩膜层；第二步，利用第一植入掩膜，打开多个植入窗口，并且利用第二植入掩膜，闭锁一部分植入窗口，以植入交替导电类型的多个掺杂区，在第一外延层中相互邻近；第三步，重复第一步和第二步，利用相同的第一和第二植入掩膜，制备多个外延层，每个外延层都用交替导电类型的掺杂区植入。然后，在外延层顶部进行器件制备工艺，在交替导电类型的掺杂区上方，通过扩散过程，合并交替导电类型的掺杂区，作为外延层中的掺杂立柱。
-
公开(公告)号：CN102148159A
公开(公告)日：2011-08-10
申请号：CN201010620244.1
申请日：2010-12-21
Applicant: 万国半导体股份有限公司
IPC: H01L21/336
CPC classification number: H01L29/66636 , H01L21/26586 , H01L29/0615 , H01L29/0634 , H01L29/0878 , H01L29/165 , H01L29/456 , H01L29/66719 , H01L29/78 , H01L29/7811
Abstract: 本发明提出了自对准电荷平衡的半导体器件以及制备这种器件的方法。一个或多个平面栅极形成在第一导电类型的半导体衬底上方。刻蚀半导体中的一个或多个深沟槽，自对准到平面栅极。用第二导电类型的半导体材料填充沟槽，使深沟槽与半导体衬底的邻近区域达到电荷平衡。该工艺可以制备单元间距小于12微米的自对准电荷平衡的器件。
-
公开(公告)号：CN101552272B
公开(公告)日：2011-01-19
申请号：CN200810177718.2
申请日：2008-11-12
Applicant: 万国半导体股份有限公司
Abstract: 一种具有单向模块化以及对称双向模块化能力的瞬态抑制二极管(TVS)电路，集成有电磁干扰(EMI)滤波器，设置在具有第一种导电形式的半导体衬底上。集成有EMI滤波器的TVS电路还包括用于对称双模块结构的设置于表面的接地端，以及用于单向模块结构的设置于半导体衬底底部的接地端，输入和输出端设置于顶部表面，半导体衬底上设置有至少一个稳压二极管和若干个电容，用于将接地端直接电容耦合到输入端及输出端，而无需介入浮体区域。
-
公开(公告)号：CN105514151B
公开(公告)日：2018-07-06
申请号：CN201610078433.8
申请日：2012-09-19
Applicant: 万国半导体股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78 , H01L29/10
CPC classification number: H01L29/7802 , H01L29/0634 , H01L29/1095 , H01L29/66712
Abstract: 本发明公开了一种用于在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区。该方法包含：第一步，生长一个第一外延层，然后在外延层上方制备一个第一硬掩膜层；第二步，利用第一植入掩膜，打开多个植入窗口，并且利用第二植入掩膜，闭锁一部分植入窗口，以植入交替导电类型的多个掺杂区，在第一外延层中相互邻近；第三步，重复第一步和第二步，利用相同的第一和第二植入掩膜，制备多个外延层，每个外延层都用交替导电类型的掺杂区植入。然后，在外延层顶部进行器件制备工艺，在交替导电类型的掺杂区上方，通过扩散过程，合并交替导电类型的掺杂区，作为外延层中的掺杂立柱。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.023 seconds)
