公开(公告)号：CN105931983B

公开(公告)日：2019-01-04

申请号：CN201610074498.5

申请日：2016-02-02

Applicant: 万国半导体股份有限公司

Inventor： 秀明土子 ,  雷燮光

IPC: H01L21/768 ,  H01L27/04

CPC classification number: H01L21/761 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0646 ,  H01L29/0692 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/1008 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/42368 ,  H01L29/6625 ,  H01L29/66272 ,  H01L29/732 ,  H01L29/735 ,  H01L29/7816 ,  H01L29/7835 ,  H01L29/808

Abstract: 本发明提出了一种半导体器件及其制备方法，该器件包括P‑型半导体衬底、在半导体衬底上方的N‑型阱、在N‑型阱中被一个或多个P‑型隔离结构隔开的P型区、以及在P‑型区下方被隔离结构隔开的N‑型穿通阻挡层。与N‑型阱相比，穿通阻挡层重掺杂。P‑型区在两个隔离结构之间的宽度等于或小于N‑型穿通阻挡层的宽度。半导体器件可以是双极晶体管、CMOS器件或DMOS器件。利用本发明的技术，任意器件组合可以集成在一个单独芯片上。

公开(公告)号：CN104979346B

公开(公告)日：2018-09-18

申请号：CN201510146152.7

申请日：2015-03-30

Applicant: 万国半导体股份有限公司

Inventor： 雷燮光 ,  伍时谦 ,  王晓彬

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本发明涉及的一种开关电路包括导电类型相同的第一MOS晶体管和第二MOS晶体管，并联在第一端和第二端之间。第一和第二MOS晶体管的栅极端分别耦合到控制端，接收控制信号，接通或断开开关电路，其控制信号以缓慢的切换速率，从第一电压电平切换至第二电压电平。第一MOS晶体管具有第一阈值电压，第二MOS晶体管具有第二阈值电压，第一阈值电压小于第二阈值电压。

公开(公告)号：CN104638007A

公开(公告)日：2015-05-20

申请号：CN201410628078.8

申请日：2014-11-07

Applicant: 万国半导体股份有限公司

Inventor： 雷燮光

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明的各个方面提出了一种沟槽MOSFET，其通道长度由本体‐漏极结的补偿掺杂控制，以便在沟槽附近形成一个游走区。通道长度限定在底部的游走区和顶部的源极区之间。尽管游走区和源极区的离子种类不同，但是它们的导电类型相同。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

公开(公告)号：CN102738211B

公开(公告)日：2014-12-10

申请号：CN201210067439.7

申请日：2012-03-05

Applicant: 万国半导体股份有限公司

Inventor： 雷燮光 ,  苏毅 ,  伍时谦 ,  安荷·叭剌

IPC: H01L29/06 ,  H01L27/06 ,  H01L21/822

CPC classification number: H01L29/7806 ,  H01L27/0629 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/872 ,  H01L29/8725

Abstract: 本发明涉及一种在MOSFET器件中集成肖特基二极管的新方法，以及一种将场效应晶体管和肖特基二极管组合在一起的集成结构。其中，形成在衬底组合中的多个沟槽沿衬底组合的纵深方向延伸，并在多个沟槽之间构成台面结构。用导电材料填充每个沟槽，与沟槽侧壁通过电介质材料分开，形成一个栅极区。每个台面结构中的两个第一导电类型的本体区构成势阱，一部分位于衬底组合的纵深方向中。衬底组合的裸露部分将本体区分开。每个本体区中第二导电类型的源极区在每个势阱附近的对边上。每个势阱中的肖特基势垒金属在交界处形成肖特基结，衬底组合的裸露部分裸露的垂直侧壁将本体区分开。

公开(公告)号：CN104009518A

公开(公告)日：2014-08-27

申请号：CN201410084356.8

申请日：2011-09-26

Applicant: 万国半导体股份有限公司

Inventor： 雷燮光 ,  王薇

IPC: H02J7/00 ,  H01L27/06

Abstract: 本发明提出了带有集成的MOSFET和等效增强型JFET的半导体芯片。MOSFET-JFET芯片包括类型-1导电类型的公共半导体衬底区。MOSFET器件和等效增强型JFET器件位于公共半导体衬底区上方。等效二极管增强型JFET器件具有公共半导体衬底区，作为等效二极管增强型JFET漏极。至少两个类型-2导电类型的等效二极管增强型JFET栅极区位于等效二极管增强型JFET漏极上方，并且在水平方向上相互分离，带有等效二极管增强型JFET栅极间距。至少一个类型-1导电类型的等效二极管增强型JFET源极位于公共半导体衬底区上方，以及等效二极管增强型JFET栅极之间。顶部等效二极管增强型JFET电极位于等效二极管增强型JFET栅极区和等效二极管增强型JFET源极区上方，并与它们相接触。如果配置得合适，等效二极管增强型JFET会同时具有大幅低于PN结二极管的正向电压Vf，以及可以与PN结二极管相比拟的反向漏电流。

公开(公告)号：CN102254826B

公开(公告)日：2014-02-26

申请号：CN201110142449.8

申请日：2011-05-16

Applicant: 万国半导体股份有限公司

Inventor： 戴嵩山 ,  雷燮光 ,  王晓彬

IPC: H01L21/336 ,  H01L21/32 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明提出了一种带通道截止沟槽的双栅极氧化物沟槽MOSFET及三或四掩膜工艺。该半导体器件含有多个栅极电极，形成在位于半导体衬底有源区中的沟槽中。第一栅极滑道形成在衬底中，并且电连接到栅极电极上，其中第一栅极滑道包围着有源区。第二栅极滑道连接到第一栅极滑道上，并位于有源区和截止区之间。截止结构包围着第一和第二栅极滑道以及有源区。截止结构含有衬底中布满绝缘物的沟槽中的导电材料，其中截止结构短接至衬底的源极或本体层，从而构成器件的通道终点。

公开(公告)号：CN102544100A

公开(公告)日：2012-07-04

申请号：CN201110321517.7

申请日：2011-10-12

Applicant: 万国半导体股份有限公司

Inventor： 雷燮光 ,  安荷·叭剌

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7397 ,  H01L21/76877 ,  H01L21/7688 ,  H01L27/0635 ,  H01L27/10823 ,  H01L27/10876 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/47 ,  H01L29/66348 ,  H01L29/66666 ,  H01L29/66704 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7395 ,  H01L29/7804 ,  H01L29/7805 ,  H01L29/7806 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/8613 ,  H01L29/872

Abstract: 本发明带有集成二极管的自对准沟槽MOSFET利用自对准方式，可以制备带有集成二极管的晶体管器件。这种器件包括一个掺杂的半导体衬底，具有一个或多个电绝缘的栅极电极，形成在衬底中的沟槽中。一个或多个本体区形成在每个栅极沟槽附近的那部分衬底中。一个或多个源极区以自对准的方式，形成在每个栅极沟槽附近的本体区顶部。一个或多个厚绝缘物部分形成在栅极电极上方，栅极电极在衬底的顶面上，带有相邻的厚绝缘物部分之间的间距。金属形成在厚绝缘物部分上方的衬底上方。金属穿过厚绝缘物部分之间的间距，构成到衬底的自对准接头。集成二极管形成在自对准接头下方。

公开(公告)号：CN102237279A

公开(公告)日：2011-11-09

申请号：CN201110080270.4

申请日：2011-03-23

Applicant: 万国半导体股份有限公司

Inventor： 雷燮光 ,  安荷·叭剌

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7813 ,  H01L21/3081 ,  H01L21/31 ,  H01L21/32133 ,  H01L21/76224 ,  H01L27/088 ,  H01L29/0638 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7827

Abstract: 一种氧化物终止半导体器件可以由多个栅极沟槽、一个栅极滑道以及一个绝缘终止沟槽构成。这些栅极沟槽位于有源区中。每个栅极沟槽都含有一个导电栅极电极。绝缘终止沟槽位于包围着有源区的终止区中。用绝缘材料填充绝缘终止沟槽，以制备半导体器件的绝缘终止。该器件可以利用三掩膜或四掩膜工艺制备。

公开(公告)号：CN101431074A

公开(公告)日：2009-05-13

申请号：CN200810166030.4

申请日：2006-10-27

Applicant: 万国半导体股份有限公司

Inventor： 安荷叭剌 ,  雷燮光 ,  伍时谦

IPC: H01L27/04 ,  H01L23/544 ,  H01L21/66 ,  G01R27/16 ,  G01R1/073

CPC classification number: H04L63/102 ,  G01R31/2625 ,  G01R31/2884 ,  G01R35/005 ,  H01L22/14 ,  H01L2924/0002 ,  H04L63/08 ,  H01L2924/00

Abstract: 一种校准半导体功率器件栅电阻测量的方法，该方法包括在邻近多个半导体功率芯片的半导体晶片测试区上构建一个RC网络和测量该RC网络的电阻和电容为进行晶片水平半导体功率器件测量校准做准备的步骤。该方法还进一步包括将探针板与半导体晶片上的一组接触点连接以便首先进行晶片水平测量校准、随后对半导体功率芯片进行栅电阻Rg测量的步骤。

公开(公告)号：CN101145579A

公开(公告)日：2008-03-19

申请号：CN200710149391.3

申请日：2007-09-12

Applicant: 万国半导体股份有限公司

Inventor： 雷燮光 ,  弗兰克斯·赫尔伯特 ,  安荷·叭剌

IPC: H01L29/78 ,  H01L27/088 ,  H01L23/522 ,  H01L21/8234 ,  H01L21/768

CPC classification number: H01L29/781 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/66734 ,  H01L29/7806 ,  H01L29/7811 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明披露一种底源横向扩散式MOS(BS－LDMOS)器件。该器件的源区横向设置，跟半导体基底顶面附近的漏区相对，基底上支持的门极处于源区跟漏区之间。该BS－LDMOS器件还有一个结合的陷阱－沟道区，其在半导体基底中设置的深度完全低于体区，后者设置在接近顶面的源区附近，其中结合的陷阱－沟道区起埋置的源－体接点功能，从而将体区和源区电连接到基底的底面，起源电极的功能。将其漂移区设置在门极下面靠近顶面，跟源区有一段距离，并且延伸到包围漏区。该结合的陷阱－沟道区延伸到漂移区下面，并且该结合的陷阱－沟道区具有的掺杂剂的传导率跟漂移区的相反且补偿了漂移区，来减小源－漏电容。