-
公开(公告)号：CN104009518A
公开(公告)日：2014-08-27
申请号：CN201410084356.8
申请日：2011-09-26
Applicant: 万国半导体股份有限公司
Abstract: 本发明提出了带有集成的MOSFET和等效增强型JFET的半导体芯片。MOSFET-JFET芯片包括类型-1导电类型的公共半导体衬底区。MOSFET器件和等效增强型JFET器件位于公共半导体衬底区上方。等效二极管增强型JFET器件具有公共半导体衬底区，作为等效二极管增强型JFET漏极。至少两个类型-2导电类型的等效二极管增强型JFET栅极区位于等效二极管增强型JFET漏极上方，并且在水平方向上相互分离，带有等效二极管增强型JFET栅极间距。至少一个类型-1导电类型的等效二极管增强型JFET源极位于公共半导体衬底区上方，以及等效二极管增强型JFET栅极之间。顶部等效二极管增强型JFET电极位于等效二极管增强型JFET栅极区和等效二极管增强型JFET源极区上方，并与它们相接触。如果配置得合适，等效二极管增强型JFET会同时具有大幅低于PN结二极管的正向电压Vf，以及可以与PN结二极管相比拟的反向漏电流。
-
公开(公告)号：CN104617134B
公开(公告)日：2017-11-07
申请号：CN201510103697.X
申请日：2008-12-12
Applicant: 万国半导体股份有限公司
CPC classification number: H01L29/7811 , H01L27/0255 , H01L29/0619 , H01L29/0696 , H01L29/404 , H01L29/66734 , H01L29/7808 , H01L29/7813 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种设置于一半导体衬底上的半导体功率组件，其包含有一设置于该半导体衬底顶面上的已图案化多晶硅层的一第一部份的静电放电（ESD）保护电路。这半导体功率组件更包含有一作为本体离子植入阻碍层的已图案化ESD多晶硅层的第二部分，以阻碍掺杂的本体离子进入位于该本体离子植入阻碍层下方的半导体衬底。在另一具体实施例中，位于半导体组件的边缘上的静电放电（ESD）多晶硅层更覆盖半导体组件边缘上的一切割道，由此于制作半导体组件时不再需要一钝化层，以减少图案化钝化层所需的掩膜。
-
公开(公告)号：CN102437187B
公开(公告)日：2015-07-01
申请号：CN201110306022.7
申请日：2011-09-26
Applicant: 万国半导体股份有限公司
IPC: H01L29/78 , H01L29/861 , H01L27/07 , H01L21/82 , H02J7/00
CPC classification number: H01L27/0617 , H01L27/098
Abstract: 提出了一种带有集成的MOSFET和等效增强型JFET的半导体芯片。MOSFET-JFET芯片包括类型-1导电类型的公共半导体衬底区(公共半导体衬底区)。MOSFET器件和等效增强型JFET(等效二极管增强型JFET)器件位于公共半导体衬底区上方。等效二极管增强型JFET器件具有公共半导体衬底区，作为其等效二极管增强型JFET漏极。至少两个类型-2导电类型的等效二极管增强型JFET栅极区位于等效二极管增强型JFET漏极上方，并且在水平方向上相互分离，带有等效二极管增强型JFET栅极间距。至少一个类型-1导电类型的等效二极管增强型JFET源极位于公共半导体衬底区上方，以及等效二极管增强型JFET栅极之间。顶部等效二极管增强型JFET电极位于等效二极管增强型JFET栅极区和等效二极管增强型JFET源极区上方，并与它们相接触。如果配置得合适，等效二极管增强型JFET会同时具有大幅低于PN结二极管的正向电压Vf，以及可以与PN结二极管相比拟的反向漏电流。
-
公开(公告)号：CN104617134A
公开(公告)日：2015-05-13
申请号：CN201510103697.X
申请日：2008-12-12
Applicant: 万国半导体股份有限公司
CPC classification number: H01L29/7811 , H01L27/0255 , H01L29/0619 , H01L29/0696 , H01L29/404 , H01L29/66734 , H01L29/7808 , H01L29/7813 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种设置于一半导体衬底上的半导体功率组件，其包含有一设置于该半导体衬底顶面上的已图案化多晶硅层的一第一部份的静电放电（ESD）保护电路。这半导体功率组件更包含有一作为本体离子植入阻碍层的已图案化ESD多晶硅层的第二部分，以阻碍掺杂的本体离子进入位于该本体离子植入阻碍层下方的半导体衬底。在另一具体实施例中，位于半导体组件的边缘上的静电放电（ESD）多晶硅层更覆盖半导体组件边缘上的一切割道，由此于制作半导体组件时不再需要一钝化层，以减少图案化钝化层所需的掩膜。
-
公开(公告)号：CN104009518B
公开(公告)日：2016-09-14
申请号：CN201410084356.8
申请日：2011-09-26
Applicant: 万国半导体股份有限公司
Abstract: 提出了带有集成的MOSFET和等效增强型JFET的半导体芯片。MOSFET‑JFET芯片包括类型‑1导电类型的公共半导体衬底区。MOSFET器件和等效增强型JFET器件位于公共半导体衬底区上方。等效二极管增强型JFET器件具有公共半导体衬底区，作为等效二极管增强型JFET漏极。至少两个类型‑2导电类型的等效二极管增强型JFET栅极区位于等效二极管增强型JFET漏极上方，并且在水平方向上相互分离，带有等效二极管增强型JFET栅极间距。至少一个类型‑1导电类型的等效二极管增强型JFET源极位于公共半导体衬底区上方，以及等效二极管增强型JFET栅极之间。顶部等效二极管增强型JFET电极位于等效二极管增强型JFET栅极区和等效二极管增强型JFET源极区上方，并与它们相接触。如果配置得合适，等效二极管增强型JFET会同时具有大幅低于PN结二极管的正向电压Vf，以及可以与PN结二极管相比拟的反向漏电流。
-
Patent Agency Ranking
公开(公告)号：CN104681480A
公开(公告)日：2015-06-03
申请号：CN201510103758.2
申请日：2008-12-12
Applicant: 万国半导体股份有限公司
CPC classification number: H01L29/7811 , H01L27/0255 , H01L29/0619 , H01L29/0696 , H01L29/404 , H01L29/66734 , H01L29/7808 , H01L29/7813 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种设置于一半导体衬底上的半导体功率组件，其包含有一设置于该半导体衬底顶面上的已图案化多晶硅层的一第一部份的静电放电（ESD）保护电路。这半导体功率组件更包含有一作为本体离子植入阻碍层的已图案化ESD多晶硅层的第二部分，以阻碍掺杂的本体离子进入位于该本体离子植入阻碍层下方的半导体衬底。在另一具体实施例中，位于半导体组件的边缘上的静电放电（ESD）多晶硅层更覆盖半导体组件边缘上的一切割道，由此于制作半导体组件时不再需要一钝化层，以减少图案化钝化层所需的掩膜。
-
公开(公告)号：CN101312189B
公开(公告)日：2010-06-16
申请号：CN200810100583.X
申请日：2008-05-20
Applicant: 万国半导体股份有限公司
CPC classification number: H01L29/7811 , H01L27/0255 , H01L29/0696 , H01L29/66734 , H01L29/7808 , H01L29/7813 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一个在半导体衬底上支持的半导体功率器件，其包括多个晶体管单元，每一个晶体管单元都具有源极和漏极以及控制源极和漏极之间传输电流的栅极。该半导体还包括连接到源区的源极金属层，和构造为围绕衬底的外围区域的连接到栅极区的金属带的栅极金属层，其中，栅极金属层和栅极区通过金属间隙与源极金属层分离。该半导体功率器件还包括ESD保护电路，该ESD保护电路包括构成ESD二极管的多个相反导电性的掺杂介电区域，该ESD二极管横跨金属间隙延伸并在衬底的外围区域上连接在栅极金属层和源极金属层之间。
-
公开(公告)号：CN104681480B
公开(公告)日：2017-09-08
申请号：CN201510103758.2
申请日：2008-12-12
Applicant: 万国半导体股份有限公司
CPC classification number: H01L29/7811 , H01L27/0255 , H01L29/0619 , H01L29/0696 , H01L29/404 , H01L29/66734 , H01L29/7808 , H01L29/7813 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种设置于一半导体衬底上的半导体功率组件，其包含有一设置于该半导体衬底顶面上的已图案化多晶硅层的一第一部份的静电放电（ESD）保护电路。这半导体功率组件更包含有一作为本体离子植入阻碍层的已图案化ESD多晶硅层的第二部分，以阻碍掺杂的本体离子进入位于该本体离子植入阻碍层下方的半导体衬底。在另一具体实施例中，位于半导体组件的边缘上的静电放电（ESD）多晶硅层更覆盖半导体组件边缘上的一切割道，由此于制作半导体组件时不再需要一钝化层，以减少图案化钝化层所需的掩膜。
-
公开(公告)号：CN101919042B
公开(公告)日：2015-04-15
申请号：CN200880124096.5
申请日：2008-12-12
Applicant: 万国半导体股份有限公司
IPC: H01L21/70
CPC classification number: H01L29/7811 , H01L27/0255 , H01L29/0619 , H01L29/0696 , H01L29/404 , H01L29/66734 , H01L29/7808 , H01L29/7813 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种设置于一半导体衬底上的半导体功率组件，其包含有一设置于该半导体衬底顶面上的已图案化多晶硅层的一第一部份的静电放电(ESD)保护电路。这半导体功率组件更包含有一作为本体离子植入阻碍层的已图案化ESD多晶硅层的第二部分，以阻碍掺杂的本体离子进入位于该本体离子植入阻碍层下方的半导体衬底。在另一具体实施例中，位于半导体组件的边缘上的静电放电(ESD)多晶硅层更覆盖半导体组件边缘上的一切割道，由此于制作半导体组件时不再需要一钝化层，以减少图案化钝化层所需的掩膜。
-
公开(公告)号：CN102437187A
公开(公告)日：2012-05-02
申请号：CN201110306022.7
申请日：2011-09-26
Applicant: 万国半导体股份有限公司
IPC: H01L29/78 , H01L29/861 , H01L27/07 , H01L21/82 , H02J7/00
CPC classification number: H01L27/0617 , H01L27/098
Abstract: 提出了一种带有集成的MOSFET和等效增强型JFET的半导体芯片。MOSFET-JFET芯片包括类型-1导电类型的公共半导体衬底区(公共半导体衬底区)。MOSFET器件和等效增强型JFET(等效二极管增强型JFET)器件位于公共半导体衬底区上方。等效二极管增强型JFET器件具有公共半导体衬底区，作为其等效二极管增强型JFET漏极。至少两个类型-2导电类型的等效二极管增强型JFET栅极区位于等效二极管增强型JFET漏极上方，并且在水平方向上相互分离，带有等效二极管增强型JFET栅极间距。至少一个类型-1导电类型的等效二极管增强型JFET源极位于公共半导体衬底区上方，以及等效二极管增强型JFET栅极之间。顶部等效二极管增强型JFET电极位于等效二极管增强型JFET栅极区和等效二极管增强型JFET源极区上方，并与它们相接触。如果配置得合适，等效二极管增强型JFET会同时具有大幅低于PN结二极管的正向电压Vf，以及可以与PN结二极管相比拟的反向漏电流。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.03 seconds)
