公开(公告)号：CN107680946B

公开(公告)日：2020-04-10

申请号：CN201710848055.1

申请日：2013-11-27

Applicant: 万国半导体股份有限公司

Inventor： 张晓天 ,  潘华 ,  鲁明朕 ,  鲁军 ,  哈姆扎·依玛兹

IPC: H01L23/367 ,  H01L23/492 ,  H01L23/495 ,  H01L25/07 ,  H01L21/60

Abstract: 本发明涉及一种多芯片叠层的封装结构及其封装方法，仅使用一个联结片设置于HS芯片的源极和LS芯片的漏极上实现其电性连接，导电损耗和开关损耗减小，且热耗散效率则得到增强。IC芯片绝缘地连接在联结片上，从而可以叠放到HS芯片及LS芯片所在平面的上方，以有效减少封装后的器件尺寸。本发明中可以将第一、第二载片台的底面暴露在塑封体外；还有多种方法，进一步将联结片上不连接IC芯片的一部分表面暴露在塑封体外；或者在联结片上进一步连接散热板，并使该散热板的一部分表面暴露在塑封体外；或者将散热板插入到塑封体预留的缺口中以接触联结片帮助散热。

公开(公告)号：CN104779234B

公开(公告)日：2018-03-20

申请号：CN201410012670.5

申请日：2014-01-10

Applicant: 万国半导体股份有限公司

Inventor： 牛志强 ,  哈姆扎·耶尔马兹 ,  鲁军 ,  王飞

IPC: H01L23/49 ,  H01L23/31 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L24/97 ,  H01L2224/0603 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L2224/49111 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件，尤其涉及一种优化爬电距离的功率器件及其制备方法。具有一个芯片安装单元，芯片安装单元包括基座和一些引脚，并排的引脚间以非等距离方式设置并位于基座的一侧缘附近，一个芯片粘附在基座上，一个塑封体包覆基座、芯片，塑封体包括一个塑封延伸部包覆引脚的至少一部分来获得引脚间的一个较好的电气安全距离，以便改善器件的电压爬电距离。

公开(公告)号：CN104979220B

公开(公告)日：2017-09-01

申请号：CN201410131387.4

申请日：2014-04-02

Applicant: 万国半导体股份有限公司

Inventor： 薛彦迅 ,  哈姆扎·耶尔马兹 ,  何约瑟 ,  鲁军

IPC: H01L21/50 ,  H01L21/603 ,  H01L21/56 ,  H01L23/488 ,  H01L23/31

CPC classification number: H01L2224/73253 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明一般涉及一种半导体器件及其制备方法，更确切的说，本发明旨在提供一种集成有较小尺寸和薄型化晶片的功率半导体器件及其制备方法。提供一个包含多个基座的引线框架，将芯片粘附在本体部的顶面上，在芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面，加热金属凸块并利用一抵压板按压各金属凸块的顶端，使每个金属凸块所形成的平坦化的顶端面与所述引脚部的顶面齐平，切割引线框架分离各个基座。

公开(公告)号：CN104716129B

公开(公告)日：2017-08-15

申请号：CN201310694401.7

申请日：2013-12-17

Applicant: 万国半导体股份有限公司

Inventor： 哈姆扎·耶尔马兹 ,  何约瑟 ,  薛彦迅 ,  鲁军 ,  张晓天 ,  牛志强 ,  鲁明朕 ,  赵良 ,  龚玉平 ,  连国峰

IPC: H01L25/07 ,  H01L23/488 ,  H01L21/50

Abstract: 本发明涉及包含双MOSFET的堆叠式封装结构及其制备方法。在一芯片安装单元正面和背面分别安装有一个第一芯片和一个第二芯片，并在第一芯片上方安装有一个金属片连接到芯片安装单元的一个第二基座上。第二芯片正面的各电极上设置的金属凸块的顶端面与芯片安装单元中第一和第三基座各自引脚的底面、第二基座的底面位于同一平面。

公开(公告)号：CN104347431B

公开(公告)日：2017-04-12

申请号：CN201310310373.4

申请日：2013-07-23

Applicant: 万国半导体股份有限公司

Inventor： 何约瑟 ,  薛彦迅 ,  鲁军 ,  石磊 ,  黄平 ,  赵良

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/495 ,  H01L23/31 ,  H01L23/367

CPC classification number: H01L2224/32245 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明涉及一种暴露器件顶面和底面的封装结构及其制作方法，用以封装一个厚度减薄的芯片，该芯片的顶部源极依次电性连接对应位置的接触体和源极引脚，顶部栅极则依次电性连接对应位置的接触体和栅极引脚；而芯片的底部漏极依次电性连接了框架的承载部分和接触部分，以及接触部分上的漏极引脚。这些引脚由第一塑封体、第二塑封体绝缘隔离。封装结构的顶面齐平用来与其他外部器件进行电性连接。还将与芯片的底部漏极电性连接的框架承载部分的底面暴露设置，从而有效改善器件散热效果。

公开(公告)号：CN105374773A

公开(公告)日：2016-03-02

申请号：CN201410421700.8

申请日：2014-08-25

Applicant: 万国半导体股份有限公司

Inventor： 牛志强 ,  鲁军 ,  哈姆扎·耶尔马兹 ,  高洪涛

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L2224/11

Abstract: 本发明主要涉及功率半导体器件领域，尤其涉及在实现芯片级封装方式前提下，提出了一种MCSP封装形式的功率半导体器件及相应的制备方法。在晶圆背面设置一个导电粘合层；层压一个金属箔层至晶圆背面并利用所述导电粘合层进行压合黏接；粘贴一个复合胶带至所述金属箔层上；切割相邻芯片之间的叠层，所述叠层包括塑封层、晶圆、导电粘合层、金属箔层和复合胶带。

公开(公告)号：CN103000537B

公开(公告)日：2015-12-09

申请号：CN201110290446.9

申请日：2011-09-15

Applicant: 万国半导体股份有限公司

Inventor： 薛彦迅 ,  黄平 ,  何约瑟 ,  哈姆扎·耶尔马兹 ,  鲁军 ,  鲁明联

IPC: H01L21/56 ,  H01L21/78 ,  H01L23/31 ,  H01L23/00

CPC classification number: H01L24/94 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/05558 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/12105 ,  H01L2224/73253 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明一般涉及一种半导体器件的封装体及其制备方法，更确切的说，本发明涉及一种在晶圆级封装技术中，将芯片进行整体封装而使其并无裸露在塑封料之外的封装结构及其制备方法。在本发明所提供的晶圆级封装结构中，利用重分布技术将分布在芯片顶面的焊垫重新布局设计成位于覆盖芯片的顶部绝缘介质层中的排列焊点，并通过形成在硅衬底中的通孔及通孔中填充的金属材料，将芯片顶面的一些电极或信号端子连接到位于芯片底面的底面电极金属层上。并且晶圆级封装结构中所包含的顶部塑封体与底部塑封体能较好的将芯片无缝隙的密封，形成良好的机械保护和电气保护。

公开(公告)号：CN104716117A

公开(公告)日：2015-06-17

申请号：CN201310694427.1

申请日：2013-12-17

Applicant: 万国半导体股份有限公司

Inventor： 薛彦迅 ,  何约瑟 ,  鲁军 ,  石磊 ,  赵良 ,  潘赟

IPC: H01L23/49 ,  H01L23/31 ,  H01L21/60

Abstract: 本发明涉及一种多芯片器件及其的制备方法，提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚，将一第一芯片粘附至第一基座的顶面，利用导电结构将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，其中连接至第二基座的导电结构具有被键合在第二基座顶面上的端部，然后再在第二基座的顶面涂覆粘合材料以将一第二芯片粘附至第二基座的顶面。

公开(公告)号：CN102569237B

公开(公告)日：2015-03-04

申请号：CN201110127158.1

申请日：2011-05-09

Applicant: 万国半导体股份有限公司

Inventor： 薛彦迅 ,  何约瑟 ,  哈姆扎·依玛兹 ,  安荷·叭刺 ,  鲁军 ,  刘凯

IPC: H01L23/488 ,  H01L23/495 ,  H01L23/31 ,  H01L21/60 ,  H01L21/56

Abstract: 本发明提出了一种半导体芯片的封装体及其组装方法，本发明的封装体无任何引脚延伸出塑封体，能够较好的保持其较小的尺寸、较薄的厚度，封装体中与芯片接触的基座和金属片均外露于塑封体，并作为释放封装内热量的途径。封装体内部的芯片与基座周围的多个焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，能提供卓越的电性能。本发明的制造方法能保障应用于封装体中的金属片的位置在工艺步骤中保持较好稳定性，不易滑动移位或倾斜，并进一步于塑封过程中，避免塑封料侵入芯片与金属片之间，并避免在金属片外露的顶面产生溢料飞边。

公开(公告)号：CN102832190B

公开(公告)日：2015-02-04

申请号：CN201110170016.3

申请日：2011-06-14

Applicant: 万国半导体股份有限公司

Inventor： 薛彦迅 ,  何约瑟 ,  哈姆扎·耶尔马兹 ,  鲁军

IPC: H01L23/495 ,  H01L21/60

Abstract: 本发明一般涉及一种倒装芯片的半导体器件及方法，更确切的说，本发明涉及一种利用倒装芯片的封装方式所制备的包含金属氧化物半导体场效应晶体管的半导体器件及其制造方法。在芯片安装单元上，通过在第一基座、第二基座各自的顶面上进行半刻蚀或模压来获得横向或纵向的凹槽，以将第一基座的顶面分割成包含多个第一类粘贴区的多个区域，将第二基座的顶面分割成至少包含一个第二类粘贴区的多个区域，其中，芯片顶面的电极与第一类粘贴区、第二类粘贴区与进行接触并粘贴。