公开(公告)号：CN114108047B

公开(公告)日：2024-12-27

申请号：CN202110214788.6

申请日：2021-02-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡承佑 ,  杨固峰 ,  邱文智

IPC: C25D7/12 ,  C25D17/06 ,  C25D21/04

Abstract: 一种镀覆装置包括工件固持器、镀覆槽及夹持环。镀覆槽位于工件固持器下。夹持环与工件固持器连接。夹持环包括将夹持环的内表面与夹持环的外表面连通的沟道。

公开(公告)号：CN118380435A

公开(公告)日：2024-07-23

申请号：CN202410378070.4

申请日：2024-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 石哲齐 ,  陈思桦 ,  罗浥瑄 ,  杨固峰 ,  温伟源 ,  廖思雅

IPC: H01L27/092 ,  H01L21/8238 ,  H01L21/56 ,  H01L23/31

Abstract: 器件的方法包括形成第一外延区域和第一外延区域之上的第二外延区域。可以形成从第一区域延伸至第二区域的开口。并且在开口的侧壁和底部上沉积衬垫层。对衬垫层实施等离子体处理，这可以形成第一外延区域的可以在第二外延区域上生长额外外延材料期间保持的条件化或钝化区域。本申请的实施例还涉及半导体结构和制造半导体器件的方法。

公开(公告)号：CN118352312A

公开(公告)日：2024-07-16

申请号：CN202410335667.0

申请日：2024-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈翰德 ,  蔡承峯 ,  胡宽侃 ,  杨固峰 ,  徐志安

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明的实施例提供了半导体结构及其形成方法。根据本公开的半导体结构包括设置在衬底上方的第一底部源极/漏极部件和第二底部源极/漏极部件、在第一底部源极/漏极部件和第二底部源极/漏极部件之间延伸并与之接触的多个底部沟道构件、在多个底部沟道构件上方的第一接合层、直接设置在所述第一接合层上的第二接合层、直接设置在第一底部源极/漏极部件上方的第一顶部源极/漏极部件、直接设置于第二底部源极/漏极部件上方的第二顶部源极/漏极部件，以及多个顶部沟道构件，多个顶部沟道构件设置在所述第二接合层上方并且在第一顶部源极/漏极部件和第二顶部源极/漏极部件之间延伸并且与第一顶部源极/漏极部件和第二顶部源极/漏极部件接触。

公开(公告)号：CN110120372A

公开(公告)日：2019-08-13

申请号：CN201910389241.2

申请日：2013-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林咏淇 ,  陈彦宏 ,  陈盈桦 ,  廖鄂斌 ,  杨固峰 ,  吴仓聚 ,  邱文智

IPC: H01L23/48 ,  H01L23/532 ,  H01L21/768

Abstract: 本发明涉及具有衬底通孔结构的器件及其形成方法。本发明的器件包括：位于半导体衬底上的第一介电层、形成在第一介电层中的栅电极、以及穿透第一介电层并延伸至半导体衬底内的衬底通孔(TSV)结构。TSV结构包括导电层、环绕导电层的扩散阻挡层以及环绕扩散阻挡层的隔离层。在TSV结构的导电层的顶面上形成包括钴的覆盖层。

公开(公告)号：CN104658969B

公开(公告)日：2018-05-15

申请号：CN201410120711.2

申请日：2014-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  钟明慈 ,  施泓业 ,  吴钧 ,  蔡承祐 ,  陈新瑜 ,  吴仓聚 ,  邱文智

IPC: H01L21/768

CPC classification number: H01L23/481 ,  H01L21/7684 ,  H01L21/76898 ,  H01L23/544 ,  H01L24/05 ,  H01L24/13 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05571 ,  H01L2224/06181 ,  H01L2224/11 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/16146 ,  H01L2224/17181 ,  H01L2224/2919 ,  H01L2224/29191 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2224/81 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/81815 ,  H01L2224/81895 ,  H01L2224/83104 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06565 ,  H01L2225/06593 ,  H01L2924/00012 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/3512 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/03

Abstract: 一种装置包括具有多个电器件的衬底。形成在衬底的第一侧上的互连结构使电器件互连。伪TSV的每个延伸穿过衬底且在衬底的第二侧上形成对准掩模。功能TSV的每个延伸穿过衬底且电连接至电器件。形成在衬底的第二侧上的重分布层（RDL）使伪TSV中的一些与功能TSV中的一些互连。功能TSV上方的RDL的台阶高度小于预定值，而伪TSV上方的RDL的台阶高度大于预定值。本发明还提供了重分布层的自对准。

公开(公告)号：CN105895583A

公开(公告)日：2016-08-24

申请号：CN201510464823.4

申请日：2015-07-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  张宏宾 ,  陈怡秀 ,  杨固峰 ,  邱文智

IPC: H01L21/78

Abstract: 提供了半导体器件和制造方法。在实施例中，在半导体晶圆内形成第一半导体器件和第二半导体器件，并且图案化第一半导体器件和第二半导体器件之间的划线区。然后，在划线区内利用分割工艺以将第一半导体器件与第二半导体器件分割开。然后将第一半导体器件和第二半导体器件接合至第二半导体衬底并且被减薄以从第一半导体器件和第二半导体器件去除延伸区。本发明涉及半导体器件和方法。

公开(公告)号：CN104658969A

公开(公告)日：2015-05-27

申请号：CN201410120711.2

申请日：2014-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  钟明慈 ,  施泓业 ,  吴钧 ,  蔡承祐 ,  陈新瑜 ,  吴仓聚 ,  邱文智

IPC: H01L21/768

CPC classification number: H01L23/481 ,  H01L21/7684 ,  H01L21/76898 ,  H01L23/544 ,  H01L24/05 ,  H01L24/13 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05571 ,  H01L2224/06181 ,  H01L2224/11 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/16146 ,  H01L2224/17181 ,  H01L2224/2919 ,  H01L2224/29191 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2224/81 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/81815 ,  H01L2224/81895 ,  H01L2224/83104 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06565 ,  H01L2225/06593 ,  H01L2924/00012 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/3512 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/03 ,  H01L21/768 ,  H01L21/76897

Abstract: 一种装置包括具有多个电器件的衬底。形成在衬底的第一侧上的互连结构使电器件互连。伪TSV的每个延伸穿过衬底且在衬底的第二侧上形成对准掩模。功能TSV的每个延伸穿过衬底且电连接至电器件。形成在衬底的第二侧上的重分布层（RDL）使伪TSV中的一些与功能TSV中的一些互连。功能TSV上方的RDL的台阶高度小于预定值，而伪TSV上方的RDL的台阶高度大于预定值。本发明还提供了重分布层的自对准。

公开(公告)号：CN103811415A

公开(公告)日：2014-05-21

申请号：CN201310100067.8

申请日：2013-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林咏淇 ,  陈怡秀 ,  杨固峰 ,  邱文智

IPC: H01L21/768 ,  H01L23/48

CPC classification number: H01L23/528 ,  H01L21/02107 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L23/5386 ,  H01L21/76879

Abstract: 具有改进的形貌控制的衬底通孔形成。一种器件包括衬底和位于衬底上方的互连结构。互连结构包括层间电介质(ILD)和形成在ILD上方的第一金属间电介质(IMD)。在IMD处形成延伸穿过互连结构至衬底中第一深度的衬底通孔(TSV)。在IMD处形成邻接TSV并延伸至互连结构中第二深度的金属焊盘，其中第二深度小于第一深度。通过金属焊盘形成与TSV的连接件。

公开(公告)号：CN102157365B

公开(公告)日：2013-07-24

申请号：CN201010239947.X

申请日：2010-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  吴文进 ,  吕新贤 ,  余佳霖 ,  史祝嵩 ,  许富崎 ,  眭晓林

IPC: H01L21/302 ,  H01L21/31

CPC classification number: H01L21/76898 ,  H01L2224/02372

Abstract: 本发明揭示一种薄化晶片的方法。于一实施例中，提供一晶片，其具有多个半导体芯片。此晶片具有第一面和第二面，其中各个芯片包括一组穿硅导孔。各穿硅导孔实质上被衬垫层和阻障层封住。提供晶片承载体贴附于所述晶片的第二面。将晶片的第一面薄化至预定的厚度，接着形成凹入以部分地显露出衬垫层、阻障层和自晶片凸出的部分穿硅导孔。将隔离层沉积于晶片的第一面和衬垫层、阻障层、和穿硅导孔的顶部上。接着，沉积绝缘层于隔离层上。接着将绝缘层平坦化，露出穿硅导孔的顶部。将介电层沉积于晶片的第一面上。形成一或多个电性接触件于介电层中，供电性连接至一或多个穿硅导孔。本发明可避免铜或其他金属污染物从穿硅导孔暴露而扩散至基板。

公开(公告)号：CN102832200A

公开(公告)日：2012-12-19

申请号：CN201110382468.8

申请日：2011-11-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱文智 ,  吴仓聚 ,  杨固峰 ,  陈新瑜

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L23/53223 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体结构包括设置在衬底上方的介电层。金属线被设置在介电层中。硅通孔(TSV)结构连续地延伸穿过介电层和衬底。金属线的表面与TSV结构的表面基本上齐平。本发明还提供了一种半导体结构及其形成方法。