公开(公告)号：CN102446830B

公开(公告)日：2015-04-01

申请号：CN201110294556.2

申请日：2011-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  林咏淇 ,  张宏宾 ,  吴仓聚 ,  邱文智

IPC: H01L21/768 ,  H01L23/48

CPC classification number: H01L23/53238 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/0401 ,  H01L2224/05025 ,  H01L2224/13025 ,  H01L2924/00013 ,  H01L2924/14 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

Abstract: 一种器件，包括具有第一表面和处于第一表面对面的第二表面的衬底。衬底通孔(TSV)从衬底的第一表面延伸到第二表面。介电层位于衬底上。金属焊盘位于所述介电层中并与TSV物理接触，其中金属焊盘和TSV由相同的材料形成，其中没有层(由与所述相同材料不同的材料形成)处于TSV和金属焊盘之间且使TSV与金属焊盘互相分离，形成该TSV的成本低。

公开(公告)号：CN103681597A

公开(公告)日：2014-03-26

申请号：CN201310144272.4

申请日：2013-04-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈新瑜 ,  杨固峰 ,  吴采蓉 ,  黄麟智 ,  刘源鸿 ,  吴仓聚 ,  邱文智

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/528 ,  H01L21/76807 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/5384 ,  H01L27/0617 ,  H01L2221/1031 ,  H01L2224/13 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明公开了互连结构及方法，其中一种装置包括：形成在衬底的第一侧上的层间介电层、形成在层间介电层上方的包括第一金属线的第一金属化层以及形成在第一金属化层上方的介电层，介电层包括金属结构，该金属结构具有与第一金属线的顶面共面的底面。

公开(公告)号：CN102446830A

公开(公告)日：2012-05-09

申请号：CN201110294556.2

申请日：2011-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  林咏淇 ,  张宏宾 ,  吴仓聚 ,  邱文智

IPC: H01L21/768 ,  H01L23/48

CPC classification number: H01L23/53238 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/0401 ,  H01L2224/05025 ,  H01L2224/13025 ,  H01L2924/00013 ,  H01L2924/14 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

Abstract: 一种器件，包括具有第一表面和处于第一表面对面的第二表面的衬底。衬底通孔(TSV)从衬底的第一表面延伸到第二表面。介电层位于衬底上。金属焊盘位于所述介电层中并与TSV物理接触，其中金属焊盘和TSV由相同的材料形成，其中没有层(由与所述相同材料不同的材料形成)处于TSV和金属焊盘之间且使TSV与金属焊盘互相分离，形成该TSV的成本低。

公开(公告)号：CN102237338A

公开(公告)日：2011-11-09

申请号：CN201010262561.0

申请日：2010-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  杨固峰

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L23/481 ,  H01L21/76816 ,  H01L21/76879 ,  H01L21/76898 ,  H01L23/49827 ,  H01L23/5226 ,  H01L24/05 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/13025 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14181 ,  H01L2224/73204 ,  H01L2924/0002 ,  H01L2924/01019 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2224/05552

Abstract: 一种具有改进连接的基板通孔包括基板以及基板上方的多个电介质层。在多个电介质层中形成多个金属化层，其中，多个金属化层中的至少一个包括金属焊盘。基板通孔(TSV)从多个电介质层的最上层延伸到基板的底面。深传导通孔从多个电介质层的最上层延伸落到金属焊盘上。金属线形成在多个电介质层的最上层之上，并使TSV和深传导通孔互连。

公开(公告)号：CN101752269A

公开(公告)日：2010-06-23

申请号：CN200910139125.1

申请日：2009-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴文进 ,  涂宏荣 ,  杨固峰 ,  胡荣治 ,  邱文智

IPC: H01L21/50 ,  H01L21/58 ,  H01L21/78 ,  H01L21/304 ,  H01L21/302 ,  H01L25/00

CPC classification number: H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 本发明公开一种形成集成电路的方法，包含将含有开口的图案化薄膜形成薄板于晶片上，其中在晶片内的下方芯片经由开口暴露出来。将上方芯片放置于开口内，上方芯片符合开口，在图案化薄膜与上方芯片间无间隙。然后将上方芯片接合至下方芯片上，接着硬化图案化薄膜。本发明的优点包含经由精确的对准图案化的粘着薄膜与下方芯片所产生的自行对准，因此可进行快速的取放(pick-and-place)。上方芯片可以自动对准各别的下方芯片，因此接合工艺的生产率可以显著地提升。

公开(公告)号：CN101740415A

公开(公告)日：2010-06-16

申请号：CN200910178298.4

申请日：2009-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  邱文智 ,  吴文进 ,  涂宏荣

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/78 ,  H01L25/00 ,  H01L23/29

CPC classification number: H01L21/76898 ,  H01L21/561 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/10 ,  H01L24/13 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05567 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: 本发明提供一种集成电路结构及其形成方法，该方法即堆叠式晶片的制造方法。在一实施例中，该方法包括如下步骤：提供一晶片，具有一芯片侧与一非芯片侧，该芯片侧包括多个半导体芯片；提供多个裸片，粘合每一所述多个裸片至所述多个半导体芯片其中之一；以一保护材料包覆该晶片的该芯片侧与所述多个裸片；薄化该晶片的该非芯片侧至一预期厚度；以及切割该晶片，以使该晶片分离成各自的半导体封装结构。本发明可避免传统晶片粘合工艺的缺点。

公开(公告)号：CN100547751C

公开(公告)日：2009-10-07

申请号：CN200710141757.2

申请日：2007-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  吴文进 ,  邱文智 ,  余振华

IPC: H01L21/50

CPC classification number: H01L21/2007

Abstract: 一种半导体元件的制造方法。首先，将第一晶圆接合至第二晶圆。接着，沿着第一晶圆和第二晶圆间的外缘的未填满区域填入填充材料，其中填充材料在薄化和传送工艺中，沿着边缘提供支撑，以减少碎裂或缺角，可对填充材料进行固化，以减少施加填充材料产生的气泡。接着，可通过研磨工艺、等离子蚀刻工艺、湿蚀刻工艺或类似的技术薄化第二晶圆。在一些实施例中，可重复上述步骤数次，以形成包括三个或更多晶圆的堆叠晶圆结构。根据本发明的半导体元件制造方法能够避免或减少破裂或缺角，据此可提升合格率、减少成本和增加收益。

公开(公告)号：CN113764334B

公开(公告)日：2025-02-28

申请号：CN202110463756.X

申请日：2021-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟明慈 ,  杨固峰 ,  吴仓聚 ,  邱文智 ,  余振华

IPC: H01L21/768 ,  H01L23/528

Abstract: 方法包括在半导体衬底上方形成多个介电层，蚀刻多个介电层和半导体衬底以形成开口，沉积延伸到开口中的第一衬垫，在第一衬垫上方沉积第二衬垫。第二衬垫延伸到开口中。方法还包括将导电材料填充到开口中以形成通孔，以及在半导体衬底的相对侧上形成导电部件。导电部件通过通孔电互连。本申请的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN119486243A

公开(公告)日：2025-02-18

申请号：CN202411468760.5

申请日：2024-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 石哲齐 ,  刘俊佑 ,  许濬凡 ,  杨固峰 ,  廖思雅

IPC: H10D84/03 ,  B82Y10/00 ,  B82Y40/00

Abstract: 方法包括：在第一衬底上方形成第一剥离结构，其中，形成第一剥离结构包括：在第一衬底上方沉积第一剥离层；在第一剥离层上方沉积第一硅层；在第一硅层上方沉积第二剥离层；以及在第二剥离层上方沉积第二硅层；在第一剥离结构上方外延生长第一多层堆叠件；将第一多层堆叠件接合至第二多层堆叠件；以及实施第一激光退火工艺以烧蚀第一硅层以及第一剥离层和第二剥离层的部分，以将第一衬底从第一多层堆叠件剥离。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN119342890A

公开(公告)日：2025-01-21

申请号：CN202410960597.8

申请日：2024-07-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 胡宽侃 ,  张博钦 ,  李沛桦 ,  杨固峰 ,  王菘豊 ,  廖思雅

IPC: H10D84/85 ,  H10D84/03 ,  H10D62/10 ,  H10D64/20

Abstract: 提供了用以形成至源极/漏极部件的低接触电阻接触件的方法。本公开的方法包括：接收包括暴露出n型源极/漏极部件的表面和p型源极/漏极部件的表面的开口的工件；选择性地在p型源极/漏极部件的表面上沉积第一硅化物层，而n型源极/漏极部件的表面基本没有第一硅化物层；在第一硅化物层和n型源极/漏极部件的表面上沉积金属层；在金属层上方沉积第二硅化物层。选择性沉积包括：通过自组装层钝化n型源极/漏极部件的表面；在p型源极/漏极部件的表面上沉积第一硅化物层；以及去除自组装层。根据本申请的实施例，提供了半导体结构及其形成方法。