-
公开(公告)号:CN1175473C
公开(公告)日:2004-11-10
申请号:CN98812716.4
申请日:1998-10-29
Applicant: 住友电气工业株式会社
CPC classification number: C30B25/02 , B82Y20/00 , C30B25/00 , C30B29/406 , H01L21/02395 , H01L21/02433 , H01L21/02458 , H01L21/02502 , H01L21/0254 , H01L21/0262 , H01L21/02639 , H01L21/02647 , H01L21/02664 , H01L33/007 , H01L33/0075 , H01S5/0206 , H01S5/34333 , H01S2304/00 , H01S2304/04 , Y10S117/902 , Y10S438/942
Abstract: 一种GaN单晶衬底的制造方法,其特征在于,包括:屏蔽层形成工序,在GaAs衬底2上,形成具有相互隔离配置的多个开口窗10的屏蔽层8;和外延层生成工序,在屏蔽层8上,生长由GaN构成的外延层12。
-
公开(公告)号:CN116490646A
公开(公告)日:2023-07-25
申请号:CN202180067424.8
申请日:2021-07-27
Applicant: 住友电气工业株式会社
IPC: C30B33/00
Abstract: 碳化硅半导体装置的制造方法包括以下的工序。在包含碳化硅单晶基板和设置在碳化硅单晶基板上的碳化硅外延膜的碳化硅基板中,形成成为二维位置坐标的基准的基准标记。在形成基准标记之后,对碳化硅基板的基准标记形成面进行研磨和清洗中的至少任意一种。基于基准标记,确定碳化硅基板上的缺陷的位置坐标。在碳化硅基板上形成元件活性区域。基于基准标记,确定元件活性区域的位置坐标。将缺陷的位置坐标与元件活性区域的位置坐标建立关联,进行元件活性区域的优劣判定。
-
公开(公告)号:CN108281378B
公开(公告)日:2022-06-24
申请号:CN201810174097.6
申请日:2013-09-04
Applicant: 住友电气工业株式会社
IPC: H01L21/762
Abstract: 本发明提供一种III族氮化物复合衬底、半导体器件及它们的制造方法。所述III族氮化物复合衬底具有75mm或更大的直径,包括支撑衬底以及具有10μm或更大且250μm或更小的厚度的III族氮化物膜,所述支撑衬底和所述III族氮化物膜彼此接合,所述III族氮化物膜的厚度的标准偏差st与所述III族氮化物膜的厚度的平均值mt的比值st/mt为0.001或更大且0.2或更小,并且所述III族氮化物膜的主表面和预定面取向的面之间的偏离角的绝对值的标准偏差so与所述偏离角的绝对值的平均值mo的比值so/mo为0.005或更大且0.6或更小。
-
公开(公告)号:CN108281378A
公开(公告)日:2018-07-13
申请号:CN201810174097.6
申请日:2013-09-04
Applicant: 住友电气工业株式会社
IPC: H01L21/762 , B32B7/04
CPC classification number: H01L21/76251 , B32B7/02 , B32B7/04 , B32B7/06 , B32B2307/20 , H01L21/76254 , H01L21/76256 , H01L29/2003 , H01L33/007 , H01L33/0079 , H01L33/025 , H01L2924/0002 , Y10T428/24298 , Y10T428/24322 , Y10T428/24331 , Y10T428/2495 , Y10T428/24975 , Y10T428/26 , Y10T428/265 , Y10T428/31 , H01L2924/00
Abstract: 本发明提供一种III族氮化物复合衬底、半导体器件及它们的制造方法。所述III族氮化物复合衬底具有75mm或更大的直径,包括支撑衬底以及具有10μm或更大且250μm或更小的厚度的III族氮化物膜,所述支撑衬底和所述III族氮化物膜彼此接合,所述III族氮化物膜的厚度的标准偏差st与所述III族氮化物膜的厚度的平均值mt的比值st/mt为0.001或更大且0.2或更小,并且所述III族氮化物膜的主表面和预定面取向的面之间的偏离角的绝对值的标准偏差so与所述偏离角的绝对值的平均值mo的比值so/mo为0.005或更大且0.6或更小。
-
公开(公告)号:CN104641453A
公开(公告)日:2015-05-20
申请号:CN201380046378.9
申请日:2013-09-04
Applicant: 住友电气工业株式会社
IPC: H01L21/02
CPC classification number: H01L21/76251 , B32B7/02 , B32B7/04 , B32B7/06 , B32B2307/20 , H01L21/76254 , H01L21/76256 , H01L29/2003 , H01L33/007 , H01L33/0079 , H01L33/025 , H01L2924/0002 , Y10T428/24298 , Y10T428/24322 , Y10T428/24331 , Y10T428/2495 , Y10T428/24975 , Y10T428/26 , Y10T428/265 , Y10T428/31 , H01L2924/00
Abstract: 提供具有低薄层电阻且以高良率制造的III族氮化物复合衬底及其制造方法,以及采用III族氮化物复合衬底制造III族氮化物半导体器件的方法。III族氮化物复合衬底(1)包括III族氮化物膜(13)以及由化学组成不同于III族氮化物膜(13)的材料形成的支撑衬底(11)。III族氮化物膜(13)以直接方式和间接方式中的一种接合至支撑衬底(11)。III族氮化物膜(13)具有10μm或更大的厚度。III族氮化物膜(13)侧的主表面(13m)的薄层电阻为200Ω/sq或更小。制造III族氮化物复合衬底(1)的方法包括以下步骤:直接或间接地将III族氮化物膜(13)和支撑衬底(11)彼此结合;以及减少彼此结合的III族氮化物膜(13)和/或支撑衬底的厚度。
-
公开(公告)号:CN101661910B
公开(公告)日:2012-07-18
申请号:CN200910170653.3
申请日:2004-08-06
Applicant: 住友电气工业株式会社
IPC: H01L23/00 , H01L33/00 , H01S5/00 , H01L21/306
CPC classification number: H01L21/02019 , H01L21/30612
Abstract: 本发明涉及氮化镓半导体衬底和蓝色发光器件。当氮化物半导体单晶晶片被抛光时,产生加工-变换层。为了除去加工-变换层,需要刻蚀。但是,氮化物半导体材料在化学上是惰性的,不存在适合的刻蚀。尽管提出了例如,氢氧化钾或硫酸作为GaN刻蚀剂,但是它们从Ga表面腐蚀地除去材料是弱的。为了除去加工-变换层,进行利用卤素等离子体的干法刻蚀。可以用卤素等离子体刻蚀掉Ga表面。然而,由于该干法刻蚀,再次产生由于金属颗粒的表面污染的问题。为了解决该问题,执行湿法刻蚀,利用诸如HF+H2O2,H2SO4+H2O2,HCl+H2O2或HNO3的溶液作为刻蚀剂,该刻蚀剂没有选择性,具有刻蚀能力和具有1.2V或更高的氧化还原电位。
-
公开(公告)号:CN1992168B
公开(公告)日:2011-12-07
申请号:CN200610172517.4
申请日:2006-12-26
Applicant: 住友电气工业株式会社
IPC: H01L21/20 , H01L21/205 , C30B25/02 , C30B33/00 , H01S5/323
CPC classification number: H01L21/02617 , C23C16/303 , C23C16/4405 , C23C16/4488 , C30B23/02 , C30B25/02 , C30B29/403
Abstract: 一种第III族氮化物晶体物质的制造方法包括以下步骤:通过向反应室(110)中引入HCl气体(1)而清洁反应室(110)的内部,以及第III族氮化物晶体物质在清洁的反应室(110)中气相沉积。一种第III族氮化物晶体物质的制造装置包括:将HCl气体(1)引入到反应室(110)中的结构,和由HVPE生长第III族氮化物晶体物质(11)的结构。因此,提供一种第III族氮化物晶体物质的制造方法以及在该制造方法中采用的制造装置,其中所述的制造方法包括有效地清洁在晶体生长的过程中粘附在反应室内部的沉积物的方法。
-
公开(公告)号:CN101339926A
公开(公告)日:2009-01-07
申请号:CN200810146331.0
申请日:2004-10-27
Applicant: 住友电气工业株式会社
Inventor: 松本直树
IPC: H01L23/00 , H01L33/00 , H01L21/306 , H01L21/304 , H01L21/02 , H01S5/323
CPC classification number: C30B29/406 , C30B33/00
Abstract: 提供一种半导体用氮化物衬底的制备方法及氮化物半导体衬底,在通过使用气相沉积在基础杂衬底上生成GaN层,然后除去基础衬底而制备的独立GaN膜中,由于层与基础在热膨胀系数和晶格常数方面的差异,翘曲将会高达±40μm至±100μm。由于有此翘曲,通过光刻法制备器件是有挑战性的,将翘曲降低至+30μm至-20μm是本发明的目标。研磨凹向偏离的表面,以赋予其具有伸展作用的损坏层,使表面变成凸面。通过蚀刻除掉已成为凸面的表面上的损坏层,这降低了翘曲。备选地,研磨在已成为凸面的对侧表面上的凸表面,产生损坏层。由于因损坏层已变成为凸面的凹表面,适宜地蚀刻掉损坏层,使翘曲降低。
-
公开(公告)号:CN100421224C
公开(公告)日:2008-09-24
申请号:CN200580001707.3
申请日:2005-12-28
Applicant: 住友电气工业株式会社
Inventor: 松本直树
IPC: H01L21/304 , B24B37/04
CPC classification number: H01L21/02024 , B24B7/228 , C30B29/406 , C30B33/00
Abstract: 在本发明的GaN基板的研磨方法中,首先,一边将含研磨材(23)与润滑剂(25)的研磨液(27)供应至平台(101),一边利用平台(101)与研磨液(27)研磨GaN基板(第1研磨工序)。其次,一边将润滑剂(31)供应至埋入研磨材(29)的平台(101)上,一边利用埋入研磨材(29)的平台(101)研磨GaN基板(第2研磨工序)。
-
公开(公告)号:CN1994676A
公开(公告)日:2007-07-11
申请号:CN200610160545.4
申请日:2003-09-04
Applicant: 住友电气工业株式会社 , 索尼公司
IPC: B24B29/02 , H01L21/304
Abstract: 一种氮化物半导体衬底和氮化物半导体衬底的加工方法,粗研磨中,提升上固定盘,在无负载的状态下研磨GaN衬底,使翘曲为R≥50m。在精密研磨中,通过过氧二硫酸钾、氢氧化钾和紫外线,对GaN进行化学研磨。与基于游离磨粒的机械研磨进行组合,实现了GaN的化学机械研磨(CMP)。能使表面粗糙度为0.1nm≤RMS≤0.5nm。背面也用CMP进行精密研磨,使表面粗糙度为0.1nm≤RMS≤2nm。也可以使表面粗糙度为0.1nm≤RMS≤5nm,背面为0.1nm≤RMS≤5000nm。
-
-
-
-
-
-
-
-
-