-
公开(公告)号：CN115087767A
公开(公告)日：2022-09-20
申请号：CN202080096470.6
申请日：2020-09-01
Applicant: 住友电气工业株式会社
IPC: C30B29/42
Abstract: 一种具有主面的砷化镓单晶衬底，其中，在通过X射线光电子能谱法测定主面时，以三氧化二砷形式存在的As原子数相对于以五氧化二砷形式存在的As原子数之比为2以上，所述X射线光电子能谱法使用能量为150eV的X射线、并且将光电子的出射角度设定为5°。主面的算术平均粗糙度(Ra)为0.3nm以下。
-
公开(公告)号：CN102414351A
公开(公告)日：2012-04-11
申请号：CN201080018752.0
申请日：2010-06-28
Applicant: 住友电气工业株式会社
CPC classification number: C30B29/403 , C30B25/186 , C30B29/406
Abstract: 提供一种抑制多晶生长、可高效制造以非极性面为主表面的氮化物半导体基板的制造方法，作为氮化物半导体基板的GaN基板的制造方法具有以下工序：准备衬底基板的工序(S10、S20)，该衬底基板由GaN构成，具有相对{1-100}面的偏离角为4.1°以上47.8°以下的主表面；在衬底基板的主表面上外延生长由GaN构成的半导体层的工序(S40)；从半导体层获取主表面是m面的GaN基板的工序(S50)。
-
公开(公告)号：CN101501946B
公开(公告)日：2011-05-18
申请号：CN200780029934.6
申请日：2007-05-21
Applicant: 住友电气工业株式会社
CPC classification number: H01S5/18369 , B82Y20/00 , H01S5/0206 , H01S5/0215 , H01S5/105 , H01S5/18308 , H01S5/18341 , H01S5/3202 , H01S5/34333 , H01S5/423 , H01S2301/173
Abstract: 一种表面发射激光元件(1)的制造方法，包括：制备导电性GaN多区域衬底作为导电性GaN衬底(10)的步骤，所述衬底包括高位错密度高电导区(10a)、低位错密度高电导区(10b)和低位错密度低电导区(10c)；在衬底上形成多个包括发射层(200)的III-V族化合物半导体层堆叠体(20)的半导体层堆叠体形成步骤；以及形成半导体侧电极(15)和衬底侧电极(11)的电极形成步骤。半导体层和电极被形成为使得发射层(200)中载流子流入的发射区(200a)位于低位错密度高电导区(10b)的跨度内的上方。因此，能以良好的成品率得到在发射区中具有均匀的发光的表面发射激光元件。
-
公开(公告)号：CN104641453B
公开(公告)日：2018-03-30
申请号：CN201380046378.9
申请日：2013-09-04
Applicant: 住友电气工业株式会社
IPC: H01L21/02
CPC classification number: H01L21/76251 , B32B7/02 , B32B7/04 , B32B7/06 , B32B2307/20 , H01L21/76254 , H01L21/76256 , H01L29/2003 , H01L33/007 , H01L33/0079 , H01L33/025 , H01L2924/0002 , Y10T428/24298 , Y10T428/24322 , Y10T428/24331 , Y10T428/2495 , Y10T428/24975 , Y10T428/26 , Y10T428/265 , Y10T428/31 , H01L2924/00
Abstract: 提供具有低薄层电阻且以高良率制造的III族氮化物复合衬底及其制造方法，以及采用III族氮化物复合衬底制造III族氮化物半导体器件的方法。III族氮化物复合衬底(1)包括III族氮化物膜(13)以及由化学组成不同于III族氮化物膜(13)的材料形成的支撑衬底(11)。III族氮化物膜(13)以直接方式和间接方式中的一种接合至支撑衬底(11)。III族氮化物膜(13)具有10μm或更大的厚度。III族氮化物膜(13)侧的主表面(13m)的薄层电阻为200Ω/sq或更小。制造III族氮化物复合衬底(1)的方法包括以下步骤：直接或间接地将III族氮化物膜(13)和支撑衬底(11)彼此结合；以及减少彼此结合的III族氮化物膜(13)和/或支撑衬底的厚度。
-
公开(公告)号：CN102112666A
公开(公告)日：2011-06-29
申请号：CN200980130082.9
申请日：2009-01-26
Applicant: 住友电气工业株式会社
IPC: C30B29/38
CPC classification number: C30B29/403 , C30B25/02 , C30B29/406 , C30B33/00 , C30B33/12
Abstract: 本发明的化合物半导体衬底(10)由Ⅲ族氮化物构成且表面具有表面层(12)，该表面层(12)含有以Cl换算为200×1010个/cm2以上且12000×1010个/cm2以下的氯化物、和以O换算为3.0原子％以上且15.0原子％以下的氧化物。本发明人经过深入研究，结果新发现：当化合物半导体衬底(10)的表面的表面层(12)含有以Cl换算为200×1010个/cm2以上且12000×1010个/cm2以下的氯化物和以O换算为3.0原子％以上且15.0原子％以下的氧化物时，化合物半导体衬底(10)与形成于其上的外延层(14)之间的界面处的Si减少，结果界面处的电阻降低。
-
Patent Agency Ranking
公开(公告)号：CN101990698A
公开(公告)日：2011-03-23
申请号：CN200980112445.6
申请日：2009-04-03
Applicant: 住友电气工业株式会社
IPC: H01L21/205 , C30B29/38 , H01L33/00 , H01S5/343
CPC classification number: H01L21/0242 , B82Y20/00 , C30B25/18 , C30B29/403 , H01L21/02389 , H01L21/02433 , H01L21/02458 , H01L21/02516 , H01L21/0254 , H01L21/02573 , H01L21/0262 , H01L33/16 , H01L33/32 , H01S5/2009 , H01S5/3202 , H01S5/3211 , H01S5/34333
Abstract: 发光二极管(21a)的支撑基体(23)的主面(23a)相对于c面以大于10度且小于80度的倾斜角倾斜。半导体积层(25a)包含具有400nm以上且550nm以下的波长范围内的发光峰值的有源层(27)。GaN支撑基体的(0001)面(图5中所示的参照面(SR3))与缓冲层(33a)的(0001)面的倾斜角A为0.05度以上且2度以下。另外，GaN支撑基体的(0001)面(图5中所示的参照面(SR4))与阱层(37a)的(0001)面的倾斜角B为0.05度以上且2度以下。倾斜角A及倾斜角B相对于GaN支撑基体的c面彼此朝相反方向倾斜。
-
公开(公告)号：CN101556917A
公开(公告)日：2009-10-14
申请号：CN200910134808.8
申请日：2009-04-09
Applicant: 住友电气工业株式会社
IPC: H01L21/205 , C23C16/52 , H01L33/00
CPC classification number: H01L21/0254 , H01L21/02389 , H01L21/02433 , H01L21/02458 , H01L21/0262 , H01L33/0075 , H01L33/06
Abstract: 本发明提供了形成量子阱结构的方法以及制造半导体发光元件的方法，所述量子阱结构能够降低In组成在阱层厚度方向上的变化。在通过在GaN衬底主面上交替生长阻挡层和阱层而形成量子阱结构(有源层)的步骤中，通过生长InGaN而形成各个阱层，在第一温度下生长各个阻挡层，在低于所述第一温度的第二温度下生长各个阱层，且当形成各个阱层时，在供应Ga的原料气体(三甲基嫁)之前，供应In的原料气体。
-
公开(公告)号：CN104538525A
公开(公告)日：2015-04-22
申请号：CN201410696177.X
申请日：2009-01-26
Applicant: 住友电气工业株式会社
Abstract: 本发明提供化合物半导体衬底、半导体器件及其制造方法。该化合物半导体衬底(10)由Ⅲ族氮化物构成且表面具有表面层(12)，该表面层(12)含有以Cl换算为200×1010个/cm2以上且12000×1010个/cm2以下的氯化物、和以O换算为3.0原子％以上且15.0原子％以下的氧化物。本发明人发现：当化合物半导体衬底(10)的表面的表面层(12)含有以Cl换算为200×1010个/cm2以上且12000×1010个/cm2以下的氯化物和以O换算为3.0原子％以上且15.0原子％以下的氧化物时，化合物半导体衬底(10)与形成于其上的外延层(14)之间的界面处的Si减少，结果界面处的电阻降低。
-
公开(公告)号：CN101990698B
公开(公告)日：2013-09-04
申请号：CN200980112445.6
申请日：2009-04-03
Applicant: 住友电气工业株式会社
IPC: H01L21/205 , C30B29/38 , H01L33/00 , H01S5/343
CPC classification number: H01L21/0242 , B82Y20/00 , C30B25/18 , C30B29/403 , H01L21/02389 , H01L21/02433 , H01L21/02458 , H01L21/02516 , H01L21/0254 , H01L21/02573 , H01L21/0262 , H01L33/16 , H01L33/32 , H01S5/2009 , H01S5/3202 , H01S5/3211 , H01S5/34333
Abstract: 发光二极管(21a)的支撑基体(23)的主面(23a)相对于c面以大于10度且小于80度的倾斜角倾斜。半导体积层(25a)包含具有400nm以上且550nm以下的波长范围内的发光峰值的有源层(27)。GaN支撑基体的(0001)面(图5中所示的参照面(SR3))与缓冲层(33a)的(0001)面的倾斜角A为0.05度以上且2度以下。另外，GaN支撑基体的(0001)面(图5中所示的参照面(SR4))与阱层(37a)的(0001)面的倾斜角B为0.05度以上且2度以下。倾斜角A及倾斜角B相对于GaN支撑基体的c面彼此朝相反方向倾斜。
-
公开(公告)号：CN101809730B
公开(公告)日：2012-03-21
申请号：CN200880108949.6
申请日：2008-12-12
Applicant: 住友电气工业株式会社
IPC: H01L21/677 , C23C16/44 , H01L21/205 , H01L21/31
CPC classification number: H01L21/02046 , C23C14/566 , C23C16/4401 , C23C16/45557 , H01L21/67201 , Y10T137/0396
Abstract: 本发明提供了在接收/传送室中能够抑制异物在处理对象物上的粘附的处理方法。本发明还提供了使用这种处理方法制造半导体装置的方法。所述处理方法包括下列步骤：在加载锁定室(衬底加载锁定室)中接收衬底的步骤(图3中的步骤(S21))，所述加载锁定室用于将所述衬底载入到对衬底即处理对象物进行处理的处理室中；和降低所述衬底加载锁定室(3)的内部压力的步骤(图3中的步骤(S23))。在降低内部压力的步骤(S23)中，以相对低的速度、然后以相对高的速度降低压力。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.046 seconds)
