-
公开(公告)号：CN106571364A
公开(公告)日：2017-04-19
申请号：CN201610857459.2
申请日：2016-09-27
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明提供了集成电路装置及其制造方法。集成电路装置包括从器件间隔离区的表面突出的双峰突起。为了制造该集成电路装置，在衬底的器件间隔离区中形成多个凹槽，通过部分地去除多个凹槽之间的衬底的表面来形成凹坑，通过蚀刻器件区和器件间隔离区中的衬底，在器件区中形成至少一个鳍式有源区域，并且在器件间隔离区中从衬底的表面形成双峰突起。
-
公开(公告)号：CN105789309A
公开(公告)日：2016-07-20
申请号：CN201511000918.7
申请日：2015-12-28
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L27/0886 , H01L21/823431 , H01L21/823481 , H01L29/0649 , H01L29/0657 , H01L29/42376 , H01L29/7831 , H01L29/66484 , H01L29/66795 , H01L29/7855
Abstract: 本发明提供了一种半导体器件及其制造方法。所述半导体器件包括：包括多条长边和第一短边的鳍；第一沟槽，其紧邻所述鳍的第一短边并且具有第一深度；第二沟槽，其紧邻第一沟槽并且具有大于第一深度的第二深度；第一突出结构，其从第一沟槽的底部突出并且与第一短边并排延伸；以及栅极，其形成在第一突出结构上以与第一短边并排延伸。
-
公开(公告)号：CN105742355A
公开(公告)日：2016-07-06
申请号：CN201510649866.X
申请日：2015-10-09
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423
CPC classification number: H01L29/42376 , H01L21/823431 , H01L21/823437 , H01L21/823456 , H01L27/0207 , H01L27/0886 , H01L29/0649 , H01L29/4916 , H01L29/518 , H01L29/7851 , H01L29/785 , H01L29/1033 , H01L29/42356
Abstract: 本公开提供具有填充物的半导体器件，该半导体器件包括：有源鳍，从基板突出并在第一方向上延伸；第一器件隔离区，设置在有源鳍的侧壁处并在第二方向上延伸，第二方向交叉第一方向；正常栅电极，交叉有源鳍；第一虚设栅电极，具有在第一器件隔离区上的底切部分，第一虚设栅电极在第二方向上延伸；以及第一填充物，填充第一器件隔离区上的底切部分，其中底切部分设置在第一虚设栅电极的下部分处。
-
公开(公告)号：CN119907301A
公开(公告)日：2025-04-29
申请号：CN202411491076.9
申请日：2024-10-24
Applicant: 三星电子株式会社
IPC: H10D84/83 , H01L23/538 , H10D62/13 , H10D62/17
Abstract: 一种半导体器件，包括背层间绝缘膜、设置在背层间绝缘膜内的背布线线路、设置在背布线线路的第一表面上的鳍型图案、设置在鳍型图案上的源极/漏极图案、以及连接背布线线路和源极/漏极图案的背布线接触。源极/漏极图案的底表面连接到鳍型图案并面向背布线线路。背布线接触包括背接触阻挡膜、背接触插塞膜和背铁电材料膜。背布线接触包括面向背布线线路的第三表面。从背布线线路的第二表面到背布线接触的第三表面的垂直长度小于从第二表面到源极/漏极图案的底表面的垂直长度。
-
-
Patent Agency Ranking
公开(公告)号：CN114551447A
公开(公告)日：2022-05-27
申请号：CN202111369158.2
申请日：2021-11-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体装置包括：衬底，其包括第一区域和第二区域；第一有源图案，其位于第一区域上，第一有源图案包括第一源极/漏极图案和位于第一源极/漏极图案之间的第一沟道图案；第二有源图案，其位于第二区域上，第二有源图案包括第二源极/漏极图案和位于第二源极/漏极图案之间的第二沟道图案；以及位于第一沟道图案上的第一栅电极和位于第二沟道图案上的第二栅电极，其中，第一沟道图案的长度大于第二沟道图案的长度，第一沟道图案和第二沟道图案中的每一个包括堆叠在衬底上的多个半导体图案，并且第一沟道图案的至少两个半导体图案远离或朝向衬底的底表面弯折。
-
公开(公告)号：CN105870161B
公开(公告)日：2021-04-13
申请号：CN201510994278.X
申请日：2015-12-25
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种半导体器件及其制造方法。所述半导体器件包括：具有第一深度以限定鳍的第一槽；直接邻近所述第一槽的第二槽，其具有大于所述第一深度的第二深度；场绝缘层，其填充所述第一槽的一部分和所述第二槽的一部分；以及突出结构，其从所述第一槽的底部突出并且低于所述场绝缘层的表面。
-
公开(公告)号：CN109494253B
公开(公告)日：2021-04-06
申请号：CN201811054979.5
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 提供了垂直场效应晶体管(vFET)和包括其的半导体器件。该vFET包括在衬底的上部处并掺杂以第一杂质的第一杂质区。第一扩散控制图案形成在第一杂质区上。第一扩散控制图案配置为控制第一杂质的扩散。沟道在与衬底的上表面基本上正交的垂直方向上延伸。第二杂质区在沟道上并掺杂以第二杂质。第二扩散控制图案在沟道与第二杂质区之间。第二扩散控制图案配置为控制第二杂质的扩散。栅极结构与沟道相邻。
-
公开(公告)号：CN106057890B
公开(公告)日：2021-01-12
申请号：CN201610169618.X
申请日：2016-03-23
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体器件，所述半导体器件包括：第一和第二鳍图案，通过第一沟槽隔开；栅电极，与第一和第二鳍图案交叉；和接触件，在栅电极的至少一侧上，接触件接触第一鳍图案，接触件具有不接触第二鳍图案的底表面，在接触件与第一鳍图案交叉的区域中从第一沟槽的底部到第一鳍图案的最顶端的高度是第一高度，在接触件的沿第二方向延伸的延长线与第二鳍图案交叉的区域中从第一沟槽的底部到第二鳍图案的最顶端的高度是第二高度，第一高度小于第二高度。
-
公开(公告)号：CN106972053B
公开(公告)日：2020-10-13
申请号：CN201611093812.0
申请日：2016-12-01
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件。该半导体器件包括：包含第一区域和第二区域的基板；在第一区域中的第一和第二栅电极，在基板上彼此平行地形成并且彼此间隔开第一距离；在第二区域中的第三和第四栅电极，在基板上彼此平行地形成并且彼此间隔开大于第一距离的第二距离；在第一区域中形成在基板上在第一和第二栅电极之间的第一凹槽；在第二区域中形成在基板上在第三和第四栅电极之间的第二凹槽；填充第一凹槽的第一外延源极/漏极；以及填充第二凹槽的第二外延源极/漏极，其中第一外延源极/漏极的上表面的最高部分高于第二外延源极/漏极的上表面的最高部分。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.028 seconds)
