P型横向扩散金属氧化物半导体器件及其制造方法

    公开(公告)号:CN116705609A

    公开(公告)日:2023-09-05

    申请号:CN202210181654.3

    申请日:2022-02-25

    Abstract: 本发明涉及一种P型横向扩散金属氧化物半导体器件及其制造方法,所述方法包括:获取基底;图案化掩膜层,形成至少两个注入窗口;通过各注入窗口进行N型离子注入,在P型区内形成高压N阱掺杂区和低压N阱掺杂区;在各注入窗口表面形成氧化层;去除掩膜层;向P型区进行P型离子普注,在氧化层处P型离子的注入被阻挡;通过热退火使注入的P型离子扩散形成漂移区和P型阱区。本发明图案化的掩膜层形成分段的注入窗口,注入N型离子后通过在注入窗口表面覆盖氧化层,后续注入P型离子时该氧化层作为注入的阻挡层,因此P型离子注入无需单独准备一块光刻版,有效地简化了PLDMOS器件的制造工艺,使其能与NLDMOS的制造工艺兼容。

    半导体器件及其制备方法
    42.
    发明公开

    公开(公告)号:CN116417499A

    公开(公告)日:2023-07-11

    申请号:CN202111674077.3

    申请日:2021-12-31

    Abstract: 本发明涉及一种半导体器件及其制备方法,通过在半导体器件的第一阱区之间插入第二阱区以提高器件的击穿电压,同时设置第二阱区上表面在器件导电沟道宽度方向上的尺寸小于其下表面在器件导电沟道宽度方向上的尺寸,以增大邻接的第一阱区上表面在器件导电沟道宽度方向上的尺寸,即增大器件导通时电流在漂移区上表面流经时的路径宽度,减小器件的导通电阻。最终实现在提升器件的击穿电压的同时有效减小器件的导通电阻。

    光刻版及套刻对准方法
    43.
    发明公开

    公开(公告)号:CN116243554A

    公开(公告)日:2023-06-09

    申请号:CN202111491066.1

    申请日:2021-12-08

    Abstract: 本发明涉及一种光刻版及套刻对准方法,所述光刻版包括对位标记,所述对位标记包括:主对位图形;至少两个旋转判别图形,每个旋转判别图形均靠近所述主对位图形设置且位于第一区域,所述至少两个旋转判别图形包括偏转角的绝对值相同、方向相反的两个旋转判别图形;所述偏转角为每个旋转判别图形的中心与主对位图形的中心的连线与所述主对位图形形成的夹角,所述方向相反指两个偏转角的其中一个位于主对位图形的顺时针旋转方向、另一个位于主对位图形的逆时针旋转方向;其中,所述第一区域为所述主对位图形绕主对位图形的中心旋转360度获得的区域中除所述主对位图形之外的区域。本发明可以避免套刻对准时对位到相邻的shot上,提高套刻对准的成功率。

    MIM器件结构的制备方法
    44.
    发明公开

    公开(公告)号:CN116209349A

    公开(公告)日:2023-06-02

    申请号:CN202111443897.1

    申请日:2021-11-30

    Inventor: 朱文明 郭崇永

    Abstract: 本发明提供了一种MIM器件结构的制备方法,包括以下步骤:提供一半导体衬底,所述半导体衬底上形成有第一介质层,且所述第一介质层中形成有第一导电插塞;在所述第一介质层上依次形成第一极板层、HK材料层以及第二极板层,且所述第一极板层与所述第一导电插塞电连接;光刻并刻蚀所述第一极板层、HK材料层以及第二极板层,以定义出铁电存储器区域,铁电存储器区域的第一极板层作为下电极,铁电存储器区域的HK材料层作为中间介质层,铁电存储器区域的第二极板层作为上电极。本发明提供了包含HK材料的MIM器件结构的制备方法,能够与传统CMOS制造工艺产线相兼容,且不会污染产线,获得高性能器件,能有效提高器件良率、可靠性和产品的市场竞争力。

    MEMS电容器件及其制作方法
    45.
    发明公开

    公开(公告)号:CN116055969A

    公开(公告)日:2023-05-02

    申请号:CN202111265224.1

    申请日:2021-10-28

    Inventor: 冷华星 冯栋

    Abstract: 本发明提供的MEMS电容器件及其制作方法中,基底的上表面依次形成有第一隔离层、第一极板层、第二隔离层和第二极板层,基底中具有第一通孔,第一隔离层中具有位于第一通孔正上方且径向尺寸大于第一通孔的第二通孔,第二通孔暴露出第一通孔的侧壁与基底的上表面连接形成的尖角,第一极板层悬空设置在第二通孔上,第二隔离层暴露出第一极板层的中间区域以在第二极板层和第一极板层之间形成空腔,该空腔内设置有至少一个连接第一极板层和第二极板层的连柱,连柱与尖角的横向距离在设定范围内。如此,第一极板层在向下振动时,连柱向第一极板层的提供向上的拉力,可以在不影响MEMS电容器件性能的前提下减小第一极板层触碰到上述尖角的概率。

    芯片测试系统和芯片测试方法
    46.
    发明公开

    公开(公告)号:CN115993517A

    公开(公告)日:2023-04-21

    申请号:CN202111213894.9

    申请日:2021-10-19

    Abstract: 本发明涉及一种芯片测试系统和芯片测试方法,通过对待测芯片分为时序单元和非时序单元,并针对同一类型单元中同一属性的端并联后连接在测试向量输出模块上相应属性的输出端,以便配置待测芯片中非时序单元的组合逻辑功能和或时序单元的时序逻辑功能的全功能测试所需的测试向量。测试时,利用控制器的控制功能,控制测试向量输出模块按照预设规则输出测试向量,并根据选择输出电路的输入端所接的、当前测试向量作用的单个被测单元的输出路数,控制选择输出单元输出当前测试向量作用的单个被测单元的功能测试结果,通过控制器控制测试向量输出模块输出的测试向量,实现芯片中每个被测单元的全部功能测试,整个过程全自动化作业,效率高,可靠性高。

    双电容湿度传感器
    47.
    发明公开

    公开(公告)号:CN115825171A

    公开(公告)日:2023-03-21

    申请号:CN202111095154.X

    申请日:2021-09-17

    Abstract: 本发明涉及一种双电容湿度传感器,所述双电容湿度传感器具有垂直参考电容和水平湿敏电容,双电容结构能有效提高产品的校准精度,并且,所述垂直参考电容以导电掺杂衬底作为下电极,垂直参考电容的上电极同层设置有水平湿敏电容的正电极和负电极,寄生电容小,灵敏度高,可以节约制作成本,并且产品稳定性好,便于量产。

    半导体器件的制造方法
    48.
    发明公开

    公开(公告)号:CN115763252A

    公开(公告)日:2023-03-07

    申请号:CN202111027944.4

    申请日:2021-09-02

    Abstract: 本发明提供了一种半导体器件的制造方法,应用于半导体领域。具体的,其在半导体衬底的表面上形成一定厚度的金属层之后,并对其进行硅化工艺的时候,通入浓度可调的预定量氧气,以使所述金属层的底层与所述半导体衬底发生反应转换成金属硅化物层的同时,所述金属层的表层与所述氧气发生反应,形成一定厚度的金属氧化物层,从而在现有工艺的基础上,且不增加额外步骤和额外成本的情况下,最大程度的消耗了所述金属层,从而实现能够灵活控制形成的金属硅化物的厚度,进而得到厚度更薄的金属硅化物,最终解决了顶部半导体层硅特别薄的SOI工艺的漏电问题。

    一种半导体结构及其制作方法
    49.
    发明公开

    公开(公告)号:CN115706047A

    公开(公告)日:2023-02-17

    申请号:CN202110934100.1

    申请日:2021-08-13

    Abstract: 本发明提供一种半导体结构及其制作方法,该制作方法包括形成硬掩模层、刻蚀第一沟槽、形成第一绝缘层、刻蚀第三沟槽、形成第二绝缘层及平坦化所述第二绝缘层的步骤,其中,刻蚀第三沟槽前,于形成第一绝缘层之后去除第二隔离层,使第一绝缘层突出于第一隔离层的部分构成凸起部,并形成覆盖第一隔离层的上表面及凸起部的第四隔离层,且第四隔离层在相邻两个突起部之间形成第二沟槽,再于第二沟槽中填充第二光刻胶层,并利用自对准浅隔离绝缘沟槽刻蚀工艺进行第三沟槽的刻蚀。本发明通过重新设计刻蚀浅隔离绝缘沟槽前的工艺步骤,省去了制作形成浅隔离绝缘沟槽的光罩及光罩的对位步骤,降低了制作半导体绝缘层的工艺复杂程度及制作成本。

    项目批量添加标识信息方法和装置、终端

    公开(公告)号:CN115687338A

    公开(公告)日:2023-02-03

    申请号:CN202110845620.5

    申请日:2021-07-26

    Abstract: 本发明公开了一种项目批量添加标识信息方法和装置、终端,其中方法包括:获取目标文件中所有待添加标识信息的项目名称,得到项目名称列表;基于项目名称列表创建所有项目的工作目录;基于目标文件中项目的标识信息构建所有项目的命令参数配置文件;基于项目的命令参数配置文件生成每个项目的运行命令脚本;执行所有项目的运行命令脚本;将所有添加标识信息后的生产数据文件的名称修改为对应原始生产数据文件的名称。本发明提高了知识产权的设计模块和/或标准单元库的标识信息的添加效率,减少标识信息的错误录入,提高对大批量的知识产权的设计模块和/或标准单元库的更新效率。

Patent Agency Ranking