公开(公告)号：CN114068313B

公开(公告)日：2025-03-28

申请号：CN202010748815.3

申请日：2020-07-30

Applicant: 无锡华润上华科技有限公司

Inventor： 张文文 ,  高箐遥 ,  黄仁瑞

IPC: H01L21/033 ,  H01L21/311

Abstract: 本发明涉及一种半导体结构的制备方法，包括：提供目标材料层；于所述目标材料层上表面形成第一掩膜层及第二掩膜层，所述第一掩膜层与所述第二掩膜层依次叠置于所述目标材料层上；基于所述第一掩膜层刻蚀所述第二掩膜层以形成第二开口图形，所述第二开口图形的侧壁为倾斜侧壁；基于所述第二掩膜层及所述第二开口图形刻蚀所述目标材料层。在基于第二掩膜层对目标材料层进行刻蚀的过程中，第二开口图形的倾斜侧壁会逐步回退，从而使得第二掩膜层下的目标材料层逐步裸露而被刻蚀，从而使得目标材料层各部分被刻蚀的程度不一致，在这种不一致下刻蚀所形成的目标材料层形貌呈一定的倾斜角度。

公开(公告)号：CN117658054A

公开(公告)日：2024-03-08

申请号：CN202211004913.1

申请日：2022-08-22

Applicant: 无锡华润上华科技有限公司

Inventor： 张文文 ,  方勇智 ,  张花威 ,  岑冬煜

IPC: B81C1/00 ,  B81B7/00 ,  B81B7/02

Abstract: 本发明涉及一种半导体器件结构及其加工方法，所述方法包括：获取基底，基底的第一表面形成有图案化的硬掩膜层；在硬掩膜层上和基底上形成图案化的第一刻蚀阻挡层，第一刻蚀阻挡层具有沟槽窗口；通过Bosch工艺干法刻蚀基底至预定深度，形成沟槽，第一刻蚀阻挡层下方的基底形成与所述沟槽相邻的第一柱体；去除第一刻蚀阻挡层；通过Bosch工艺干法刻蚀基底形成腔体，第一柱体被刻蚀成为位于腔体底部的第二柱体，硬掩膜层作为刻蚀的阻挡层；腔体的深度不小于20微米。本发明结合Bosch工艺实现了在20微米以上的深槽中形成小尺寸的柱体，且第二柱体顶部能够保持趋于直角的工整形貌。发明的工艺流程简单，成本低。

公开(公告)号：CN115835630A

公开(公告)日：2023-03-21

申请号：CN202111088254.X

申请日：2021-09-16

Applicant: 无锡华润上华科技有限公司

Inventor： 樊航 ,  冯冰 ,  张文文 ,  黄仁瑞

IPC: H10B41/30

Abstract: 本发明提供一种闪存单元结构及其制作方法，该方法形成阶梯型开口于介质叠层中，并基于阶梯型开口刻蚀介质叠层、硬掩膜层及浮栅导电层直至第一沟槽的底部显露栅介质层，第二沟槽的底部显露浮栅导电层；然后形成绝缘层于浮栅导电层的暴露表面，并去除浮栅导电层未被绝缘层遮挡的部分以得到浮栅，浮栅的第一侧面及顶面被绝缘层所覆盖；而后再形成隔离侧墙于浮栅的第二侧面，并形成字线，其中，当浮栅数量为多个时，多条字线在水平方向上间隔设置并分别位于多个浮栅的同一侧。其中，阶梯型开口的形成利用了光刻机台固有的相位差，多条字线分别位于多个浮栅的同一侧可降低电路设计的复杂性，降低闪存单元结构的占用面积，有利于提高存储器件的集成度。

公开(公告)号：CN114068313A

公开(公告)日：2022-02-18

申请号：CN202010748815.3

申请日：2020-07-30

Applicant: 无锡华润上华科技有限公司

Inventor： 张文文 ,  高箐遥 ,  黄仁瑞

IPC: H01L21/033 ,  H01L21/311

Abstract: 本发明涉及一种半导体结构的制备方法，包括：提供目标材料层；于所述目标材料层上表面形成第一掩膜层及第二掩膜层，所述第一掩膜层与所述第二掩膜层依次叠置于所述目标材料层上；基于所述第一掩膜层刻蚀所述第二掩膜层以形成第二开口图形，所述第二开口图形的侧壁为倾斜侧壁；基于所述第二掩膜层及所述第二开口图形刻蚀所述目标材料层。在基于第二掩膜层对目标材料层进行刻蚀的过程中，第二开口图形的倾斜侧壁会逐步回退，从而使得第二掩膜层下的目标材料层逐步裸露而被刻蚀，从而使得目标材料层各部分被刻蚀的程度不一致，在这种不一致下刻蚀所形成的目标材料层形貌呈一定的倾斜角度。

公开(公告)号：CN111081537A

公开(公告)日：2020-04-28

申请号：CN201811231545.8

申请日：2018-10-22

Applicant: 无锡华润上华科技有限公司

Inventor： 罗泽煌 ,  张文文 ,  许超奇

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明涉及一种分裂栅结构的制造方法，包括：在晶圆表面形成沟槽；向沟槽内填充多晶硅；以设计厚度在沟槽内的多晶硅表面形成掩膜层；定量刻蚀所述掩膜层，刻蚀掉的厚度至少为所述设计厚度，以使得表面为平面的多晶硅表面裸露、且多晶硅表面凹陷部的掩膜层因厚度大于所述设计厚度而残留并作为形貌调整掩膜；向下刻蚀沟槽内的多晶硅，直至所述形貌调整掩膜从多晶硅上脱离；将脱离的形貌调整掩膜移除，沟槽内的多晶硅作为分裂栅的底层多晶硅。本发明的形貌调整掩膜在刻蚀多晶硅的过程中作为刻蚀的阻挡结构，使得凹陷处多晶硅的刻蚀速度小于其他位置多晶硅的刻蚀速度，从而最终获得表面较为平坦的底层多晶硅。

公开(公告)号：CN113745097B

公开(公告)日：2024-08-06

申请号：CN202010468606.3

申请日：2020-05-28

Applicant: 无锡华润上华科技有限公司

Inventor： 高箐遥 ,  张文文 ,  马春霞 ,  黄仁瑞

IPC: H01L21/027 ,  G03F7/20

Abstract: 本发明涉及一种半导体器件及其小尺寸特征图形的制造方法。该方法包括：获取形成有目标层薄膜的衬底；在目标层薄膜上形成掩膜层图案和绝缘层薄膜，掩膜层图案和绝缘层薄膜之间具有拐角；通过第一刻蚀去除所述拐角位置的绝缘层薄膜从而形成第一沟槽；通过第二刻蚀蚀刻第一沟槽下方的目标层薄膜形成第二沟槽，且第二沟槽之间的目标层薄膜上保留有一定厚度的绝缘层薄膜；去除所述衬底表面的掩膜层图案和绝缘层薄膜。其中，第二刻蚀蚀刻目标层薄膜的速率大于蚀刻绝缘层薄膜的速率。本方案在光刻工艺特征尺寸有限制的条件下，可得到特征尺寸较小的第二沟槽，且形成第二沟槽的工艺简单，工艺周期短，降低了生产成本，减少了多次刻蚀工艺带来的工艺偏差。

公开(公告)号：CN114122133A

公开(公告)日：2022-03-01

申请号：CN202010902338.1

申请日：2020-09-01

Applicant: 无锡华润上华科技有限公司

Inventor： 金宏峰 ,  曹瑞彬 ,  朱文明 ,  张文文 ,  林峰 ,  金华俊 ,  李春旭 ,  陈淑娴 ,  黄宇 ,  杨斌

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制备方法，该方法包括获取形成有漂移区、栅极结构、源极区、漏极区的衬底；在所述衬底上形成金属硅化物阻挡层；在衬底上形成包括第二氧化层薄膜和第二刻蚀阻挡层薄膜的孔刻蚀阻挡层薄膜；进行刻蚀工艺，在金属硅化物阻挡层上形成第一接触孔，第一接触孔的底部停留在金属硅化物阻挡层的表面；在引出区域上形成第二接触孔，第二接触孔的底部停留在引出区域的表面；其中，在引出区域上形成第二接触孔至少包括在漏极区上形成漏极接触孔、在源极区上形成源极接触孔和在未被金属硅化物阻挡层覆盖的栅极结构上形成栅极接触孔中的一种。避免了工艺制程的波动对孔型金属场板的悬浮高位置的影响。

公开(公告)号：CN115706047A

公开(公告)日：2023-02-17

申请号：CN202110934100.1

申请日：2021-08-13

Applicant: 无锡华润上华科技有限公司

Inventor： 张文文 ,  黄仁瑞 ,  方勇智 ,  朱文明

IPC: H01L21/762 ,  H01L21/308 ,  H01L29/06

Abstract: 本发明提供一种半导体结构及其制作方法，该制作方法包括形成硬掩模层、刻蚀第一沟槽、形成第一绝缘层、刻蚀第三沟槽、形成第二绝缘层及平坦化所述第二绝缘层的步骤，其中，刻蚀第三沟槽前，于形成第一绝缘层之后去除第二隔离层，使第一绝缘层突出于第一隔离层的部分构成凸起部，并形成覆盖第一隔离层的上表面及凸起部的第四隔离层，且第四隔离层在相邻两个突起部之间形成第二沟槽，再于第二沟槽中填充第二光刻胶层，并利用自对准浅隔离绝缘沟槽刻蚀工艺进行第三沟槽的刻蚀。本发明通过重新设计刻蚀浅隔离绝缘沟槽前的工艺步骤，省去了制作形成浅隔离绝缘沟槽的光罩及光罩的对位步骤，降低了制作半导体绝缘层的工艺复杂程度及制作成本。

公开(公告)号：CN112018240B

公开(公告)日：2022-08-12

申请号：CN201910469713.5

申请日：2019-05-31

Applicant: 无锡华润上华科技有限公司

Inventor： 黄仁瑞 ,  王德进 ,  张文文 ,  贺腾飞

IPC: H01L49/02

Abstract: 本发明涉及一种半导体器件及其制备方法，在形成第一接触塞和第二接触塞时，使得第一接触塞与第一介质层之间以及第二接触塞与第一介质层之间形成台阶，进而后续形成第一金属层时，第一金属层也形成有台阶；然后直接沉积第二介质层和第二金属层，然后光刻一次，对第二金属层和第二介质层进行刻蚀，在第一金属层的台阶处停留，第二接触塞上的第一金属层暴露出残留的第二介质层；然后在第二接触塞上暴露出的第一金属层上形成刻蚀保护层，再刻蚀残留的第二介质层和第一层接触塞位置之外的第一金属层。相较于传统的两次光刻，本申请仅进行了一次光刻，减少了一次光刻过程，节约了一层掩膜版，从而降低了生产成本。

公开(公告)号：CN114695247A

公开(公告)日：2022-07-01

申请号：CN202011612640.X

申请日：2020-12-30

Applicant: 无锡华润上华科技有限公司

Inventor： 许超奇 ,  林峰 ,  陈淑娴 ,  张文文

IPC: H01L21/762 ,  H01L29/78

Abstract: 本发明公开了一种半导体器件及其制作方法，所述方法包括：在所述半导体衬底上形成掩膜结构，所述掩膜结构间形成第一开口和第二开口并露出所述半导体衬底；蚀刻所述半导体衬底，以在所述半导体衬底中形成第一凹槽和第二凹槽，所述第一凹槽和所述第二凹槽间的所述半导体衬底作为衬底引出区；去除部分所述掩膜结构，露出所述衬底引出区的上表面；进行离子注入，在所述第一凹槽的底部、所述第二凹槽的底部、所述衬底引出区的上表面、所述衬底引出区的侧表面形成彼此连续的离子掺杂区；在所述第一凹槽和所述第二凹槽内填充介质，得到双隔离槽。通过在半导体衬底中形成高掺杂浓度的离子掺杂区，避免了隔离结构中出现缝隙，实现了更好的隔离效果。