-
公开(公告)号:CN114975607A
公开(公告)日:2022-08-30
申请号:CN202110187733.0
申请日:2021-02-18
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制备方法,包括:衬底;体区,具有第一导电类型,形成于衬底中;漂移区,具有第二导电类型,形成于衬底中,且与体区相邻;场板结构,形成于漂移区上,场板结构靠近体区的一端的下表面与衬底的上表面齐平,且具有向上延伸的倾斜面,场板结构远离体区的一端的下表面低于衬底的上表面,场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值;漏极区,具有第二导电类型,形成于漂移区的上表层,且与场板结构远离体区的一端接触。在不增加下表面低于衬底的上表面的场板结构的长度的同时,使得JEFET区域的位置形成有厚度逐渐增加的场板结构,提高了器件的可靠性。
-
公开(公告)号:CN114695317A
公开(公告)日:2022-07-01
申请号:CN202011580881.0
申请日:2020-12-28
Applicant: 无锡华润上华科技有限公司
IPC: H01L23/544 , H01L21/66
Abstract: 本申请公开了一种浮置源极接触刻蚀工艺的测试结构以及监控方法。所述测试结构包括:半导体衬底,配置为下极板,半导体衬底包括有源区和非有源区;阻挡层,位于半导体衬底的有源区上;介质层,覆盖半导体衬底和阻挡层;相互间隔设置的多个上极板,多个上极板位于有源区的上方,上极板包括孔槽和填充于孔槽的导电材料,孔槽贯穿介质层且延伸至阻挡层;接触孔,贯穿介质层且延伸至半导体衬底;上极板金属互联,位于多个上极板的上方并与多个上极板电连接,且将多个上极板并联后电连接至上极板焊盘;下极板金属互联,位于接触孔的上方并与接触孔电连接,且将半导体衬底电连接至下极板焊盘。
-
公开(公告)号:CN112582459B
公开(公告)日:2022-04-08
申请号:CN201910925316.4
申请日:2019-09-27
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供了一种横向双扩散金属氧化物半导体器件及其制作方法。横向双扩散金属氧化物半导体器件包括:半导体衬底;漂移区,形成于所述半导体衬底中;栅极结构,形成于所述漂移区上;源区和漏区,位于栅极结构两端的所述半导体衬底中;自对准硅化物阻挡层,所述自对准硅化物阻挡层中形成有开口,所述开口至少露出部分漏区;源区接触,位于源区上方且与源区电连接;漏区接触,所述漏区接触的底端部分内嵌于所述开口中并且与所述开口的侧壁直接接触,所述漏区接触与所述漏区电连接;金属硅化物层,形成于所述源区和所述源区接触之间以及所述漏区和所述漏区接触之间。通过本发明所述设置可以降低导通电阻。
-
公开(公告)号:CN115598921A
公开(公告)日:2023-01-13
申请号:CN202110718696.1
申请日:2021-06-28
Applicant: 无锡华润上华科技有限公司(CN)
IPC: G03F1/36 , G03F7/20 , H01L21/762
Abstract: 本发明涉及一种有源区光刻版的版图修正方法及半导体元器件的制造方法,所述修正方法包括:所述有源区光刻版用于制造采用硅局部氧化隔离工艺的半导体元器件,通过在有源区图形端头的与LOCOS区接触的三条边上添加OPC修正图形,使得使用所述有源区光刻版制造的半导体元器件中硅局部氧化隔离结构的鸟嘴形变在有源区端头位置趋无;其中有源区端头用于设置通孔或接触孔。本发明通过特殊的OPC来改善有源区端头与LOCOS区交界处的形貌,避免有源区被鸟嘴侵蚀,使得有源区端头可以用较小的面积实现与通孔/接触孔的良好电接触,最终达到LOCOS工艺在更小线宽产品上有效运用的目的。
-
公开(公告)号:CN116417404A
公开(公告)日:2023-07-11
申请号:CN202111652489.7
申请日:2021-12-30
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/8234 , H01L21/762
Abstract: 本发明涉及一种双栅结构、场氧结构及半导体器件的制造方法,所述双栅结构的制造方法包括:获取形成有第一栅介质层和第二栅介质层的晶圆;在第一、第二栅介质层上形成栅极材料层;在栅极材料层上形成光刻抗反射层;在光刻抗反射层上涂覆光刻胶,使用多晶硅栅光刻版曝光并对光刻胶进行显影,然后刻蚀光刻抗反射层和栅极材料层,在第一栅介质层上形成第一栅极、第二栅介质层上形成第二栅极,第一栅介质层的两侧均从第一栅极的底部伸出;去胶,然后干法刻蚀从第一栅极的底部伸出的第一栅介质层,光刻抗反射层作为所述干法刻蚀的阻挡层。本发明利用光刻抗反射层作为刻蚀阻挡层,干法刻蚀去除伸出第一栅极外的多余第一栅介质层,确保器件不发生断沟。
-
公开(公告)号:CN116169026A
公开(公告)日:2023-05-26
申请号:CN202111404911.7
申请日:2021-11-24
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制备方法,所述方法包括:获取衬底;在衬底上形成金属硅化物阻挡层,金属硅化物阻挡层包括依次叠设的第一氧化层、第一氮化层及第二氧化层;形成金属硅化物;在衬底和金属硅化物阻挡层上形成第三氧化层;在第三氧化层上形成停止层;进行第一刻蚀,停止层作为接触孔和悬空孔在第一刻蚀时的刻蚀阻挡层,第一刻蚀完成后接触孔底部和悬空孔底部停止在停止层;进行第二刻蚀,使得接触孔底部和悬空孔底部的第三氧化层和剩余的停止层被去除;进行第三刻蚀,接触孔底部停止在金属硅化物、悬空孔底部停止在第一氮化层。本发明可以获得较佳的悬停稳定性。
-
公开(公告)号:CN114256131A
公开(公告)日:2022-03-29
申请号:CN202011007792.7
申请日:2020-09-23
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/762 , H01L21/8234 , H01L27/088
Abstract: 本申请涉及一种半导体结构的制备方法及半导体结构,包括:提供衬底,于所述衬底的上表面形成第一图形化掩膜层,基于所述第一图形化掩膜层刻蚀所述衬底,以于所述衬底内形成浅沟槽;于所述浅沟槽的侧壁及底部形成衬垫层;于所述衬底内形成环绕所述浅沟槽四周的第一漂移区及位于所述浅沟槽正下方的第二漂移区,其中,通过控制所述第一图形化掩膜层的厚度及离子注入的能量使得所述第一漂移区的掺杂浓度与所述第二漂移区的掺杂浓度不同;对所得结构进行退火处理;于所述浅沟槽内形成介质层,所述介质层填满所述浅沟槽。本申请能够在保证制成半导体器件的高耐压值的情况下降低器件的导通电阻,并减少了工艺流程步骤。
-
公开(公告)号:CN114664660B
公开(公告)日:2025-01-24
申请号:CN202011541975.7
申请日:2020-12-23
Applicant: 无锡华润上华科技有限公司
IPC: H10D30/01 , H01L21/265 , H01L21/027 , H01L21/266 , H10D30/65
Abstract: 本发明涉及一种半导体器件及其制备方法,包括:提供第一导电类型的衬底;在衬底上形成第二导电类型的掺杂区,掺杂区包括相邻的第一漂移区和第二漂移区,第二导电类型和所述第一导电类型相反;在衬底上形成多晶硅薄膜,多晶硅薄膜覆盖在掺杂区上;在多晶硅薄膜上形成光刻胶图形,光刻胶图形中的光刻胶覆盖在第一漂移区和第二漂移区上,且露出位于第一漂移区和第二漂移区之间的体区预设区上的多晶硅薄膜;进行高能离子注入,在体区预设区形成第一导电类型的体区,体区的上表面与掺杂区的上表面齐平,且体区的下表面不高于掺杂区的下表面。避免了光刻胶因刻蚀过程中的高温而发生形貌变化,进而对高能离子注入效果产生影响的问题。
-
公开(公告)号:CN114122133A
公开(公告)日:2022-03-01
申请号:CN202010902338.1
申请日:2020-09-01
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制备方法,该方法包括获取形成有漂移区、栅极结构、源极区、漏极区的衬底;在所述衬底上形成金属硅化物阻挡层;在衬底上形成包括第二氧化层薄膜和第二刻蚀阻挡层薄膜的孔刻蚀阻挡层薄膜;进行刻蚀工艺,在金属硅化物阻挡层上形成第一接触孔,第一接触孔的底部停留在金属硅化物阻挡层的表面;在引出区域上形成第二接触孔,第二接触孔的底部停留在引出区域的表面;其中,在引出区域上形成第二接触孔至少包括在漏极区上形成漏极接触孔、在源极区上形成源极接触孔和在未被金属硅化物阻挡层覆盖的栅极结构上形成栅极接触孔中的一种。避免了工艺制程的波动对孔型金属场板的悬浮高位置的影响。
-
公开(公告)号:CN114695317B
公开(公告)日:2025-05-06
申请号:CN202011580881.0
申请日:2020-12-28
Applicant: 无锡华润上华科技有限公司
IPC: H01L23/544 , H01L21/66
Abstract: 本申请公开了一种浮置源极接触刻蚀工艺的测试结构以及监控方法。所述测试结构包括:半导体衬底,配置为下极板,半导体衬底包括有源区和非有源区;阻挡层,位于半导体衬底的有源区上;介质层,覆盖半导体衬底和阻挡层;相互间隔设置的多个上极板,多个上极板位于有源区的上方,上极板包括孔槽和填充于孔槽的导电材料,孔槽贯穿介质层且延伸至阻挡层;接触孔,贯穿介质层且延伸至半导体衬底;上极板金属互联,位于多个上极板的上方并与多个上极板电连接,且将多个上极板并联后电连接至上极板焊盘;下极板金属互联,位于接触孔的上方并与接触孔电连接,且将半导体衬底电连接至下极板焊盘。
-
-
-
-
-
-
-
-
-