公开(公告)号：CN118798104B

公开(公告)日：2025-02-14

申请号：CN202310701433.9

申请日：2023-06-13

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 李胜 ,  马岩锋 ,  何乃龙 ,  刘斯扬 ,  刘梦丽 ,  张森 ,  肖魁 ,  林峰 ,  孙伟锋

IPC: G06F30/367

Abstract: 本发明涉及一种p‑GaN栅高电子迁移率晶体管模型及其建模方法，所述模型包括：基础模型，包括GaN HEMT器件模型，所述GaN HEMT器件模型包括栅至源部分、漏至源部分及位于栅极节点和栅极之间的栅极电阻；子模型，包括位于相互串联的第一子电路、第二子电路及第三子电路，第一子电路包括相互并联的二极管D1和栅源压控电阻R2，第二子电路包括相互并联的电阻R1和电容C1，第三子电路包括相互并联的二极管D2和栅漏压控电阻R3；子模型与栅极电阻串联连接。本发明可有效地解决传统的p‑GaN栅HEMT的器件模型对阈值电压漂移建模不足的问题，预防了阈值电压漂移所导致的潜在的电路功能失效的危险，大大降低了集成电路设计的风险与成本。

公开(公告)号：CN119364854A

公开(公告)日：2025-01-24

申请号：CN202310893413.6

申请日：2023-07-19

Applicant: 无锡华润上华科技有限公司

Inventor： 许超奇 ,  陈淑娴 ,  徐鹏龙 ,  张仪 ,  李春旭 ,  马春霞 ,  林峰

IPC: H10D86/00 ,  H10D86/01

Abstract: 本发明涉及一种集成纵向器件的SOI半导体结构及其制造方法，所述方法包括：获取晶圆，晶圆包括衬底，衬底上的掩埋介质层，掩埋介质层上的第一导电类型区，以及形成于第一导电类型区的底部、掩埋介质层上的第一电极掺杂区；在掩埋介质层上形成将第一导电类型区分隔为纵向器件区域和第一器件区域的隔离结构；通过CMOS工艺在第一器件区域形成CMOS器件主体、在纵向器件区域形成纵向器件主体；在纵向器件区域形成底部到达第一电极掺杂区的引出槽；向引出槽中填充导电材料，形成将第一电极掺杂区引出至器件正面的导电结构。本发明利用纵向导电结构将纵向器件的第一电极掺杂区从器件正面引出，从而能够采用与CMOS兼容的工艺，将纵向器件集成在工艺平台中。

公开(公告)号：CN119364810A

公开(公告)日：2025-01-24

申请号：CN202310882342.X

申请日：2023-07-18

Applicant: 无锡华润上华科技有限公司

Inventor： 许超奇 ,  陈淑娴 ,  徐鹏龙 ,  张仪 ,  李春旭 ,  马春霞 ,  林峰

IPC: H10D30/65 ,  H10D30/01 ,  H10D86/01 ,  H10D86/00 ,  H01L21/762

Abstract: 本发明涉及一种集成槽栅纵向器件的SOI工艺平台及其制造方法，所述工艺平台包括：衬底；掩埋介质区，设于衬底中；第一器件主体，设于掩埋介质区上；纵向器件主体，包括第一阱区、第一源极区、第一漏极区以及沟槽栅；第一阱区设于衬底中；沟槽栅向下贯穿第一阱区伸入衬底中，沟槽栅包括位于第一沟槽内表面的栅介质层及位于第一沟槽内且被栅介质层包围的第一栅极；第一源极区设于第一阱区中、且位于沟槽栅的周围；第一漏极区设于衬底背面；第一隔离结构，位于第一器件主体和纵向器件主体之间，且底部到达掩埋介质层。本发明利用SOI的特性配合隔离结构将第一器件与纵向器件隔离，可以使整个电路更加安全可靠。

公开(公告)号：CN118798104A

公开(公告)日：2024-10-18

申请号：CN202310701433.9

申请日：2023-06-13

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 李胜 ,  马岩锋 ,  何乃龙 ,  刘斯扬 ,  刘梦丽 ,  张森 ,  肖魁 ,  林峰 ,  孙伟锋

IPC: G06F30/367

Abstract: 本发明涉及一种p‑GaN栅高电子迁移率晶体管模型及其建模方法，所述模型包括：基础模型，包括GaN HEMT器件模型，所述GaN HEMT器件模型包括栅至源部分、漏至源部分及位于栅极节点和栅极之间的栅极电阻；子模型，包括位于相互串联的第一子电路、第二子电路及第三子电路，第一子电路包括相互并联的二极管D1和栅源压控电阻R2，第二子电路包括相互并联的电阻R1和电容C1，第三子电路包括相互并联的二极管D2和栅漏压控电阻R3；子模型与栅极电阻串联连接。本发明可有效地解决传统的p‑GaN栅HEMT的器件模型对阈值电压漂移建模不足的问题，预防了阈值电压漂移所导致的潜在的电路功能失效的危险，大大降低了集成电路设计的风险与成本。

公开(公告)号：CN116169094A

公开(公告)日：2023-05-26

申请号：CN202111414021.4

申请日：2021-11-25

Applicant: 无锡华润上华科技有限公司

Inventor： 许超奇 ,  陈淑娴 ,  林峰 ,  马春霞 ,  张仪 ,  朱文明

IPC: H01L21/768 ,  H01L29/78 ,  H01L23/48 ,  H01L21/336

Abstract: 本发明涉及一种自对准孔的制备方法及半导体器件，所述半导体器件包括：沟槽侧壁栅极结构，包括形成于沟槽的侧壁底部的栅极，以及沟槽内覆盖所述栅极的绝缘材料；源极区，设于所述沟槽的下方；漏极区，设于所述沟槽的顶部两侧；其中，所述半导体器件还设有向下贯穿所述绝缘材料至所述源极区的源极接触孔，所述源极接触孔中填充导电材料从而与所述源极区电性连接，所述源极接触孔从所述沟槽两侧的所述栅极之间穿过，所述源极接触孔的侧壁形成有刻蚀阻挡层。本发明可以降低器件的Ron,sp。

公开(公告)号：CN116169026A

公开(公告)日：2023-05-26

申请号：CN202111404911.7

申请日：2021-11-24

Applicant: 无锡华润上华科技有限公司

Inventor： 朱文明 ,  李春旭 ,  黄宇 ,  林峰

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制备方法，所述方法包括：获取衬底；在衬底上形成金属硅化物阻挡层，金属硅化物阻挡层包括依次叠设的第一氧化层、第一氮化层及第二氧化层；形成金属硅化物；在衬底和金属硅化物阻挡层上形成第三氧化层；在第三氧化层上形成停止层；进行第一刻蚀，停止层作为接触孔和悬空孔在第一刻蚀时的刻蚀阻挡层，第一刻蚀完成后接触孔底部和悬空孔底部停止在停止层；进行第二刻蚀，使得接触孔底部和悬空孔底部的第三氧化层和剩余的停止层被去除；进行第三刻蚀，接触孔底部停止在金属硅化物、悬空孔底部停止在第一氮化层。本发明可以获得较佳的悬停稳定性。

公开(公告)号：CN112309865B

公开(公告)日：2022-10-18

申请号：CN201910706598.9

申请日：2019-08-01

Applicant: 无锡华润上华科技有限公司

Inventor： 马春霞 ,  林峰 ,  许超奇 ,  孙贵鹏

IPC: H01L21/336 ,  H01L29/08 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法。该方法包括：获取表面开设有第一沟槽的衬底；形成隔离结构；在第一沟槽的两侧形成场极板介质结构，在衬底中形成漏极区，漏极区至少部分被场极板介质结构覆盖；在第一沟槽中部位置的衬底中形成源极区；在场极板介质结构的表面形成栅极，栅极沿场极板介质结构向下延伸至第二沟槽底部的衬底表面。场极板介质结构是通过刻蚀第一沟槽中的隔离结构而形成的，与传统的浅槽隔离工艺兼容，不增加额外的场极板形成步骤，器件导通时源漏电流路径沿着第一沟槽的底部，电流路径接近直线，有效缩短了器件导通时源极区和漏极区之间的电流路径，而且不存在电流拥挤问题，同时降低器件导通电阻。

公开(公告)号：CN114695505A

公开(公告)日：2022-07-01

申请号：CN202011591511.7

申请日：2020-12-29

Applicant: 无锡华润上华科技有限公司

Inventor： 金华俊 ,  李春旭 ,  林峰

IPC: H01L29/06 ,  H01L21/265

Abstract: 本申请涉及一种电子设备、半导体器件及其制备方法，包括：衬底，具有第一导电类型；第一埋层，具有第二导电类型，形成于衬底中，第二导电类型与第一导电类型相反；第二埋层，具有第二导电类型，形成于第一埋层的上表面，第二埋层的掺杂浓度低于第一埋层的掺杂浓度；第二导电类型阱区，形成于第二埋层上，底部与第二埋层接触；器件层，形成于第二埋层和第二导电类型阱区围成的区域中，器件层包括第一导电类型阱区，第一导电类型阱区形成于第二埋层靠近所述第二导电类型阱区的上表面。第二导电类型阱区与第二埋层形成的平面结的击穿电压与第二埋层的掺杂浓度有关，在增加第一埋层的掺杂浓度来降低衬底电流的时候，不会降低该平面结的击穿电压。

公开(公告)号：CN109995236B

公开(公告)日：2021-04-23

申请号：CN201711480340.9

申请日：2017-12-29

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 钱钦松 ,  许胜有 ,  林峰 ,  王浩 ,  苏巍 ,  刘琦 ,  时龙兴

IPC: H02M3/335

Abstract: 一种LLC变换器同步整流管的控制系统，包括电压采样电路、高通滤波电路、PI补偿及有效值检测电路、以微控制器MCU为核心的控制系统。利用电路中不可避免存在的寄生电感和寄生电容引起电路波形振荡的原理，当LLC变换器在高频下工作时，同步整流管的漏源电压VDS(SR)通过采样电路将关断期间的漏源电压的变化信号送入高通滤波电路和PI补偿及有效值检测电路得到因寄生参数引起的漏源电压振荡信号的有效值放大信号，并通过以微控制器MCU为核心的控制电路比较当前值与上一次采集值的关系，从而改变同步整流管在下个周期中的导通时间，最终使同步整流管能在最佳的关断点关断，实现同步整流管的最优效率工作。

公开(公告)号：CN112309865A

公开(公告)日：2021-02-02

申请号：CN201910706598.9

申请日：2019-08-01

Applicant: 无锡华润上华科技有限公司

Inventor： 马春霞 ,  林峰 ,  许超奇 ,  孙贵鹏

IPC: H01L21/336 ,  H01L29/08 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法。该方法包括：获取表面开设有第一沟槽的衬底；形成隔离结构；在第一沟槽的两侧形成场极板介质结构，在衬底中形成漏极区，漏极区至少部分被场极板介质结构覆盖；在第一沟槽中部位置的衬底中形成源极区；在场极板介质结构的表面形成栅极，栅极沿场极板介质结构向下延伸至第二沟槽底部的衬底表面。场极板介质结构是通过刻蚀第一沟槽中的隔离结构而形成的，与传统的浅槽隔离工艺兼容，不增加额外的场极板形成步骤，器件导通时源漏电流路径沿着第一沟槽的底部，电流路径接近直线，有效缩短了器件导通时源极区和漏极区之间的电流路径，而且不存在电流拥挤问题，同时降低器件导通电阻。