-
公开(公告)号:CN115598921A
公开(公告)日:2023-01-13
申请号:CN202110718696.1
申请日:2021-06-28
Applicant: 无锡华润上华科技有限公司(CN)
IPC: G03F1/36 , G03F7/20 , H01L21/762
Abstract: 本发明涉及一种有源区光刻版的版图修正方法及半导体元器件的制造方法,所述修正方法包括:所述有源区光刻版用于制造采用硅局部氧化隔离工艺的半导体元器件,通过在有源区图形端头的与LOCOS区接触的三条边上添加OPC修正图形,使得使用所述有源区光刻版制造的半导体元器件中硅局部氧化隔离结构的鸟嘴形变在有源区端头位置趋无;其中有源区端头用于设置通孔或接触孔。本发明通过特殊的OPC来改善有源区端头与LOCOS区交界处的形貌,避免有源区被鸟嘴侵蚀,使得有源区端头可以用较小的面积实现与通孔/接触孔的良好电接触,最终达到LOCOS工艺在更小线宽产品上有效运用的目的。
-
公开(公告)号:CN112635541B
公开(公告)日:2022-08-12
申请号:CN201910948286.9
申请日:2019-10-08
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/40 , H01L21/336 , H01L29/78
Abstract: 本发明涉及一种LDMOS器件及其制备方法,通过在半导体衬底和层间介质层之间设置阻挡层阻,可以在刻蚀层间介质层形成场板孔时使得场板孔刻蚀停止于阻挡层阻上。通过在阻挡层与漂移区之间设置第一氧化层,可以使得阻挡层表面形成台阶。由于阻挡层具有至少一层刻蚀停止层,且阻挡层表面形成有台阶,因此形成的至少两级孔场板呈阶梯状分布,且从栅极结构到漏区方向,第1级孔场板至第n级孔场板的下端逐渐远离所述漂移区,进而可以使得漂移区的前端和后段电场分布更均匀,提高LDMOS器件的击穿电压。另外,由于本申请中取消了漏区附近的浅沟槽隔离结构,因此可降低导通电阻。
-
公开(公告)号:CN111048489A
公开(公告)日:2020-04-21
申请号:CN201811197652.3
申请日:2018-10-15
Applicant: 无锡华润上华科技有限公司
Inventor: 李春旭
IPC: H01L23/64
Abstract: 本发明实施例涉及一种MIM电容的制备方法以及一种MIM电容结构,包括:提供由前段工艺形成的器件结构;在所述器件结构中形成凹槽;形成连续的第一金属结构,所述第一金属结构形成于所述凹槽底部、所述凹槽的侧壁、并延伸至所述凹槽外的器件结构的表面;在所述第一金属结构上形成电容介质结构;在电容介质结构上形成第二金属结构;利用第一光刻掩膜版,去除掉所述第一金属结构、电容介质结构以及第二金属结构的边缘部分,保留形成于所述凹槽内、部分延伸至所述凹槽外的第一金属结构、电容介质结构及第二金属结构,分别作为所述MIM电容的下极板、电容介质层、上极板。
-
公开(公告)号:CN114664660B
公开(公告)日:2025-01-24
申请号:CN202011541975.7
申请日:2020-12-23
Applicant: 无锡华润上华科技有限公司
IPC: H10D30/01 , H01L21/265 , H01L21/027 , H01L21/266 , H10D30/65
Abstract: 本发明涉及一种半导体器件及其制备方法,包括:提供第一导电类型的衬底;在衬底上形成第二导电类型的掺杂区,掺杂区包括相邻的第一漂移区和第二漂移区,第二导电类型和所述第一导电类型相反;在衬底上形成多晶硅薄膜,多晶硅薄膜覆盖在掺杂区上;在多晶硅薄膜上形成光刻胶图形,光刻胶图形中的光刻胶覆盖在第一漂移区和第二漂移区上,且露出位于第一漂移区和第二漂移区之间的体区预设区上的多晶硅薄膜;进行高能离子注入,在体区预设区形成第一导电类型的体区,体区的上表面与掺杂区的上表面齐平,且体区的下表面不高于掺杂区的下表面。避免了光刻胶因刻蚀过程中的高温而发生形貌变化,进而对高能离子注入效果产生影响的问题。
-
公开(公告)号:CN116417347A
公开(公告)日:2023-07-11
申请号:CN202111682019.5
申请日:2021-12-31
Applicant: 无锡华润上华科技有限公司 , 东南大学
IPC: H01L21/336 , H01L29/78 , H01L29/40
Abstract: 本发明提供了一种具有结型场板的DMOS器件及其制造方法,漏区在半导体基底的表面,源区在第一沟槽的底部的半导体基底中,栅极在第一沟槽的底部,由此实现了纵向耐压,可以缩小整个器件的尺寸,降低导通电阻,极大的优化了耐压和导通电阻的关系。结型场板使得降低表面电阻的效果得到了提升,同时DMOS器件中的沟槽深度可以减小,从而减小了器件的深宽比,进而提高了提升耐压档位的可行性。所述DMOS器件中的源区和漏区均在同一表面引出,从而可以兼容CMOS器件的制造工艺。第二掺杂多晶硅层包括导电类型不同的第一子掺杂层和第二子掺杂层,由此,在N型栅极的情况下,P型掺杂层也能够直接连接栅极电位,提高了结型场板的功效。
-
公开(公告)号:CN114122133A
公开(公告)日:2022-03-01
申请号:CN202010902338.1
申请日:2020-09-01
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制备方法,该方法包括获取形成有漂移区、栅极结构、源极区、漏极区的衬底;在所述衬底上形成金属硅化物阻挡层;在衬底上形成包括第二氧化层薄膜和第二刻蚀阻挡层薄膜的孔刻蚀阻挡层薄膜;进行刻蚀工艺,在金属硅化物阻挡层上形成第一接触孔,第一接触孔的底部停留在金属硅化物阻挡层的表面;在引出区域上形成第二接触孔,第二接触孔的底部停留在引出区域的表面;其中,在引出区域上形成第二接触孔至少包括在漏极区上形成漏极接触孔、在源极区上形成源极接触孔和在未被金属硅化物阻挡层覆盖的栅极结构上形成栅极接触孔中的一种。避免了工艺制程的波动对孔型金属场板的悬浮高位置的影响。
-
公开(公告)号:CN119364854A
公开(公告)日:2025-01-24
申请号:CN202310893413.6
申请日:2023-07-19
Applicant: 无锡华润上华科技有限公司
Abstract: 本发明涉及一种集成纵向器件的SOI半导体结构及其制造方法,所述方法包括:获取晶圆,晶圆包括衬底,衬底上的掩埋介质层,掩埋介质层上的第一导电类型区,以及形成于第一导电类型区的底部、掩埋介质层上的第一电极掺杂区;在掩埋介质层上形成将第一导电类型区分隔为纵向器件区域和第一器件区域的隔离结构;通过CMOS工艺在第一器件区域形成CMOS器件主体、在纵向器件区域形成纵向器件主体;在纵向器件区域形成底部到达第一电极掺杂区的引出槽;向引出槽中填充导电材料,形成将第一电极掺杂区引出至器件正面的导电结构。本发明利用纵向导电结构将纵向器件的第一电极掺杂区从器件正面引出,从而能够采用与CMOS兼容的工艺,将纵向器件集成在工艺平台中。
-
公开(公告)号:CN119364810A
公开(公告)日:2025-01-24
申请号:CN202310882342.X
申请日:2023-07-18
Applicant: 无锡华润上华科技有限公司
IPC: H10D30/65 , H10D30/01 , H10D86/01 , H10D86/00 , H01L21/762
Abstract: 本发明涉及一种集成槽栅纵向器件的SOI工艺平台及其制造方法,所述工艺平台包括:衬底;掩埋介质区,设于衬底中;第一器件主体,设于掩埋介质区上;纵向器件主体,包括第一阱区、第一源极区、第一漏极区以及沟槽栅;第一阱区设于衬底中;沟槽栅向下贯穿第一阱区伸入衬底中,沟槽栅包括位于第一沟槽内表面的栅介质层及位于第一沟槽内且被栅介质层包围的第一栅极;第一源极区设于第一阱区中、且位于沟槽栅的周围;第一漏极区设于衬底背面;第一隔离结构,位于第一器件主体和纵向器件主体之间,且底部到达掩埋介质层。本发明利用SOI的特性配合隔离结构将第一器件与纵向器件隔离,可以使整个电路更加安全可靠。
-
公开(公告)号:CN116417404A
公开(公告)日:2023-07-11
申请号:CN202111652489.7
申请日:2021-12-30
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/8234 , H01L21/762
Abstract: 本发明涉及一种双栅结构、场氧结构及半导体器件的制造方法,所述双栅结构的制造方法包括:获取形成有第一栅介质层和第二栅介质层的晶圆;在第一、第二栅介质层上形成栅极材料层;在栅极材料层上形成光刻抗反射层;在光刻抗反射层上涂覆光刻胶,使用多晶硅栅光刻版曝光并对光刻胶进行显影,然后刻蚀光刻抗反射层和栅极材料层,在第一栅介质层上形成第一栅极、第二栅介质层上形成第二栅极,第一栅介质层的两侧均从第一栅极的底部伸出;去胶,然后干法刻蚀从第一栅极的底部伸出的第一栅介质层,光刻抗反射层作为所述干法刻蚀的阻挡层。本发明利用光刻抗反射层作为刻蚀阻挡层,干法刻蚀去除伸出第一栅极外的多余第一栅介质层,确保器件不发生断沟。
-
公开(公告)号:CN116169026A
公开(公告)日:2023-05-26
申请号:CN202111404911.7
申请日:2021-11-24
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制备方法,所述方法包括:获取衬底;在衬底上形成金属硅化物阻挡层,金属硅化物阻挡层包括依次叠设的第一氧化层、第一氮化层及第二氧化层;形成金属硅化物;在衬底和金属硅化物阻挡层上形成第三氧化层;在第三氧化层上形成停止层;进行第一刻蚀,停止层作为接触孔和悬空孔在第一刻蚀时的刻蚀阻挡层,第一刻蚀完成后接触孔底部和悬空孔底部停止在停止层;进行第二刻蚀,使得接触孔底部和悬空孔底部的第三氧化层和剩余的停止层被去除;进行第三刻蚀,接触孔底部停止在金属硅化物、悬空孔底部停止在第一氮化层。本发明可以获得较佳的悬停稳定性。
-
-
-
-
-
-
-
-
-