-
公开(公告)号：CN113745158A
公开(公告)日：2021-12-03
申请号：CN202010477502.9
申请日：2020-05-29
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/8234 , H01L27/088 , H01L29/423 , H01L29/78
Abstract: 本发明涉及一种具有引出结构的沟槽侧壁栅极及其制造方法，所述方法包括：在基底上刻蚀形成第一、第二沟槽；向第一、第二沟槽内填充栅极材料；在基底上形成露出第一沟槽、且部分露出第二沟槽的刻蚀阻挡层；刻蚀第一沟槽中的栅极材料；去除刻蚀阻挡层后进行化学气相淀积，形成覆盖第一、第二沟槽的硅氧化物；通过普刻将第一沟槽中的栅极材料上的硅氧化物去除；以第一沟槽的侧壁留存的硅氧化物为阻挡层刻蚀第一沟槽中的栅极材料，在第一沟槽的底部侧壁形成沟槽侧壁栅极，与沟槽侧壁栅极连通为一体的第二沟槽内的栅极材料作为栅极引出结构。本发明第二沟槽中的栅极材料顶部可以停留在基底表面，可通过常规通孔工艺将栅极材料引出形成对栅极的电连接。
-
公开(公告)号：CN110767550A
公开(公告)日：2020-02-07
申请号：CN201810846710.4
申请日：2018-07-27
Applicant: 无锡华润上华科技有限公司
Inventor： 罗泽煌
IPC: H01L21/336 , H01L29/423 , H01L29/78
Abstract: 本发明涉及一种MOSFET制作方法，包括：在第一导电类型阱区上依次形成氧化层和氮化硅层；刻蚀部分氧化层和氮化硅层以形成露出第一导电类型阱区的开口；刻蚀第一导电类型阱区以形成与开口相对的第一沟槽；在第一沟槽内表面淀积一层介质氧化层，回蚀介质氧化层并保留第一沟槽侧壁上的介质氧化层；刻蚀第一导电类型阱区形成与第一沟槽相通的第二沟槽，并在第二沟槽的内壁上形成栅极，在第二沟槽底部的第一导电类型阱区内形成第二导电类型阱区并在第二导电类型阱区内形成源极；去除氧化层和氮化硅层并在沟槽外的第一导电类型阱区上形成漏极，漏极位于两介质氧化层之间。通过本方案中的制作方法得到的MOSFET尺寸较小且对称性较好。
-
公开(公告)号：CN109979873A
公开(公告)日：2019-07-05
申请号：CN201711446077.1
申请日：2017-12-27
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/762 , H01L21/761 , H01L21/266
Abstract: 本发明提出一种隔离器件及其制备方法，在底区上方注入形成额外注入区，额外注入区在外延层下方，额外注入区与外延层具备相同的导电类型，因此使得外延层中用于制备需被隔离的器件的盆状掺杂区内的区域，其纵向上的宽度与浓度增加，从而提高了隔离结构的穿通电压最大值；而且是在底区上方产生具备水平方向浓度梯度的额外注入区，该额外注入区的中心区的第一导电类型离子浓度大于过渡区的第一导电类型离子浓度，额外注入区具备水平方向浓度梯度又缓和了底区的浓度增加的情况，减小了底区的浓度增加对隔离器件的最大操作电压造成限制的影响；此外仅一次光刻就完成了底区和额外注入区的注入，减少了光刻数，节约制备成本。
-
公开(公告)号：CN109427586A
公开(公告)日：2019-03-05
申请号：CN201710780532.5
申请日：2017-09-01
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本发明提供一种半导体器件及其制造方法，包括：半导体衬底；体区，体区设置在所述半导体衬底中，具有第一导电类型；源极，设置在体区中，具有第二导电类型；体引出区，设置在所述源极下方的体区中，具有第一导电类型，体引出区的杂质掺杂浓度大于体区的杂质掺杂浓度。本发明的半导体器件体引出区埋入在源极的下方使得源极端的间距进一步缩小，解决了器件源极端的体引出区需要占据一定尺寸的问题，大幅优化了器件间距大的问题，有利于器件尺寸的减小，同时，体引出区设置在源极的下方，可以减小横向上体引出区的引出距离，分散与降低衬底电流，改善器件特性，因此，本发明的半导体器件具有小的尺寸和高的性能。
-
公开(公告)号：CN109216437A
公开(公告)日：2019-01-15
申请号：CN201710527203.X
申请日：2017-06-30
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/40
Abstract: 本发明涉及一种场板的自对准制造方法及半导体器件的制造方法。该自对准制造方法用于在刻蚀好的多晶硅层上形成场板结构，包括：形成覆盖于多晶硅层上的介质层；其中介质层覆盖于未被刻蚀掉的多晶硅上和刻蚀掉多晶硅后的区域上，形成台阶；在所述介质层上涂覆光阻液，使光阻液依靠流动性填充所述台阶的底部，且未覆盖台阶的顶部；以所述光阻液为掩膜，去除位于多晶硅上的介质层；去除所述光阻液，得到位于刻蚀掉多晶硅的区域上的介质层；形成场板材料层，并去除场板材料层的侧壁外侧的部分，得到场板结构。半导体器件的制造方法包括上述场板的自对准制造方法。上述制造方法，避免了关键尺寸精度低的问题，因而可以准确控制场板关键尺寸。
-
Patent Agency Ranking
公开(公告)号：CN102088031B
公开(公告)日：2013-04-17
申请号：CN200910188704.5
申请日：2009-12-03
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7824 , H01L21/266 , H01L29/0634 , H01L29/42368 , H01L29/66659 , H01L29/66681 , H01L29/7835
Abstract: 一种NLDMOS器件，包括浮置-P型结构，第一场氧区，第二场氧区，N型漂移区，第一场氧区和第二场氧区位于N型漂移区之上相对设置，所述浮置-P型结构位于N型漂移区的中部，所述的第一场氧区和第二场氧区不是连在一起，两者之间的有源区的宽度配合注入浮置-P型结构的长度。采用本发明的结构，不但可以提高半导体器件的击穿电压，而且有效地降低了导通电阻，同时减小了对高能注入的需求，降低了对工艺机台的限制，生产中容易实现。
-
公开(公告)号：CN109873036B
公开(公告)日：2021-01-08
申请号：CN201711270129.4
申请日：2017-12-05
Applicant: 无锡华润上华科技有限公司
Inventor： 罗泽煌
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 本发明涉及一种MOSFET结构及其制造方法。所述结构包括：衬底；第一导电类型阱区；第一沟槽，开设于第一导电类型阱区表面并向下延伸至第二导电类型阱区；源极，设于第二导电类型阱区内、第一沟槽下方；栅氧化层，设于第一沟槽的内表面；多晶硅栅，填充于第一沟槽底部的侧壁，位于栅氧化层上；导电栓塞，从第一沟槽的上方向下延伸，贯穿源极后与第二导电类型阱区接触；绝缘氧化层，填充于第一沟槽内、导电栓塞与多晶硅栅之间；漏极，设于第一沟槽外、源极的斜上方。本发明将传统集成工艺的高压器件由横向器件改为部分纵向的器件，将栅端以深沟槽工艺埋入器件内部，并形成垂直方向的沟道区，可以最大化降低高压器件所需要的横向尺寸。
-
公开(公告)号：CN107785428A
公开(公告)日：2018-03-09
申请号：CN201610798345.5
申请日：2016-08-30
Applicant: 无锡华润上华科技有限公司
Inventor： 罗泽煌
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种具有分离式平面场板结构的半导体器件及其制造方法，所述方法包括：步骤一、提供半导体衬底，在所述半导体衬底上形成源极、漏极和栅极，在所述栅极和所述漏极之间的半导体衬底中形成有漂移区，步骤二、形成第一介质层，以覆盖所述半导体衬底的表面以及源极、漏极和栅极，步骤三、在所述第一介质层上形成第一场板层，且所述第一场板层至少部分位于所述漂移区的上方并靠近所述栅极一侧。根据本发明的制造方法，交替的执行介质层沉积和形成场板层的步骤，以形成包括一层、两层或多层场板层的分离式平面场板结构，实现工艺平台间兼容性的优点，形成的分离式平面场板结构缩短了漂移区电流路径，改善了器件的性能。
-
公开(公告)号：CN102087998B
公开(公告)日：2014-03-19
申请号：CN200910188619.9
申请日：2009-12-04
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
Abstract: 本发明涉及一种双多晶结构器件的制造方法，包括以下步骤：在衬底上形成阱和有源区，并热生长场氧层；热氧化生长第一栅氧层；淀积第一多晶硅层；采用等离子注入形成多晶硅电阻；通过等离子注入形成多晶硅电容下极板和第一栅极，并蚀刻掉多余的第一多晶硅层；对所述双多晶结构器件进行热处理；热氧化生长第二栅氧层，并生长绝缘介质；阈值调整注入；淀积第二多晶硅层；通过等离子注入形成多晶硅电容上极板和第二栅极，并蚀刻掉多余的第二多晶硅层。采用本发明方法制造的双多晶结构器件，利用两层不同的多晶硅分别作为高、低压器件的栅极，将其热处理、栅氧化层生长等工艺分离，使得高低压器件的参数特性可以独立调整，互不影响。
-
公开(公告)号：CN110767550B
公开(公告)日：2021-04-09
申请号：CN201810846710.4
申请日：2018-07-27
Applicant: 无锡华润上华科技有限公司
Inventor： 罗泽煌
IPC: H01L21/336 , H01L29/423 , H01L29/78
Abstract: 本发明涉及一种MOSFET制作方法，包括：在第一导电类型阱区上依次形成氧化层和氮化硅层；刻蚀部分氧化层和氮化硅层以形成露出第一导电类型阱区的开口；刻蚀第一导电类型阱区以形成与开口相对的第一沟槽；在第一沟槽内表面淀积一层介质氧化层，回蚀介质氧化层并保留第一沟槽侧壁上的介质氧化层；刻蚀第一导电类型阱区形成与第一沟槽相通的第二沟槽，并在第二沟槽的内壁上形成栅极，在第二沟槽底部的第一导电类型阱区内形成第二导电类型阱区并在第二导电类型阱区内形成源极；去除氧化层和氮化硅层并在沟槽外的第一导电类型阱区上形成漏极，漏极位于两介质氧化层之间。通过本方案中的制作方法得到的MOSFET尺寸较小且对称性较好。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.028 seconds)
