-
公开(公告)号：CN109216437B
公开(公告)日：2021-08-24
申请号：CN201710527203.X
申请日：2017-06-30
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/40
Abstract: 本发明涉及一种场板的自对准制造方法及半导体器件的制造方法。该自对准制造方法用于在刻蚀好的多晶硅层上形成场板结构，包括：形成覆盖于多晶硅层上的介质层；其中介质层覆盖于未被刻蚀掉的多晶硅上和刻蚀掉多晶硅后的区域上，形成台阶；在所述介质层上涂覆光阻液，使光阻液依靠流动性填充所述台阶的底部，且未覆盖台阶的顶部；以所述光阻液为掩膜，去除位于多晶硅上的介质层；去除所述光阻液，得到位于刻蚀掉多晶硅的区域上的介质层；形成场板材料层，并去除场板材料层的侧壁外侧的部分，得到场板结构。半导体器件的制造方法包括上述场板的自对准制造方法。上述制造方法，避免了关键尺寸精度低的问题，因而可以准确控制场板关键尺寸。
-
公开(公告)号：CN109427586B
公开(公告)日：2022-05-31
申请号：CN201710780532.5
申请日：2017-09-01
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本发明提供一种半导体器件及其制造方法，包括：半导体衬底；体区，体区设置在所述半导体衬底中，具有第一导电类型；源极，设置在体区中，具有第二导电类型；体引出区，设置在所述源极下方的体区中，具有第一导电类型，体引出区的杂质掺杂浓度大于体区的杂质掺杂浓度。本发明的半导体器件体引出区埋入在源极的下方使得源极端的间距进一步缩小，解决了器件源极端的体引出区需要占据一定尺寸的问题，大幅优化了器件间距大的问题，有利于器件尺寸的减小，同时，体引出区设置在源极的下方，可以减小横向上体引出区的引出距离，分散与降低衬底电流，改善器件特性，因此，本发明的半导体器件具有小的尺寸和高的性能。
-
Patent Agency Ranking
公开(公告)号：CN109979821A
公开(公告)日：2019-07-05
申请号：CN201711460736.7
申请日：2017-12-28
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/40
Abstract: 本发明提供一种半导体器件及其制作方法，所述方法包括：提供半导体衬底，所述半导体衬底中形成有体区和漂移区，所述体区内形成源区，所述漂移区内形成漏区，所述半导体衬底上形成有栅极结构；形成覆盖所述半导体衬底的介质层；在所述介质层上形成金属场板。根据本发明提供的半导体器件的制作方法，通过在介质层上形成金属场板，在获得高击穿电压的同时降低了导通电阻以及漏区和栅极之间的电容，提高了半导体器件的性能。
-
公开(公告)号：CN107564961A
公开(公告)日：2018-01-09
申请号：CN201610511218.2
申请日：2016-06-30
Applicant: 无锡华润上华科技有限公司
Abstract: 本发明涉及一种具有静电保护结构的金属氧化物半导体场效应管，包括多个栅极，以及位于相邻的两个栅极之间的源极，源极包括P型掺杂区和N型掺杂区，P型掺杂区和N型掺杂区在第一方向上间隔排列，且P型掺杂区的平均宽度大于N型掺杂区的平均宽度。本发明的P型掺杂区的宽度大于N型掺杂区的宽度，因此P型掺杂区离沟道区更近，降低了BJT的基区电阻，进一步抑制了寄生BJT的作用，使ESD电流尽可能多的从寄生二极管流通，达到了提升抗ESD能力的目的。
-
公开(公告)号：CN107564961B
公开(公告)日：2020-05-12
申请号：CN201610511218.2
申请日：2016-06-30
Applicant: 无锡华润上华科技有限公司
Abstract: 本发明涉及一种具有静电保护结构的金属氧化物半导体场效应管，包括多个栅极，以及位于相邻的两个栅极之间的源极，源极包括P型掺杂区和N型掺杂区，P型掺杂区和N型掺杂区在第一方向上间隔排列，且P型掺杂区的平均宽度大于N型掺杂区的平均宽度。本发明的P型掺杂区的宽度大于N型掺杂区的宽度，因此P型掺杂区离沟道区更近，降低了BJT的基区电阻，进一步抑制了寄生BJT的作用，使ESD电流尽可能多的从寄生二极管流通，达到了提升抗ESD能力的目的。
-
公开(公告)号：CN109427586A
公开(公告)日：2019-03-05
申请号：CN201710780532.5
申请日：2017-09-01
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本发明提供一种半导体器件及其制造方法，包括：半导体衬底；体区，体区设置在所述半导体衬底中，具有第一导电类型；源极，设置在体区中，具有第二导电类型；体引出区，设置在所述源极下方的体区中，具有第一导电类型，体引出区的杂质掺杂浓度大于体区的杂质掺杂浓度。本发明的半导体器件体引出区埋入在源极的下方使得源极端的间距进一步缩小，解决了器件源极端的体引出区需要占据一定尺寸的问题，大幅优化了器件间距大的问题，有利于器件尺寸的减小，同时，体引出区设置在源极的下方，可以减小横向上体引出区的引出距离，分散与降低衬底电流，改善器件特性，因此，本发明的半导体器件具有小的尺寸和高的性能。
-
公开(公告)号：CN109216437A
公开(公告)日：2019-01-15
申请号：CN201710527203.X
申请日：2017-06-30
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/40
Abstract: 本发明涉及一种场板的自对准制造方法及半导体器件的制造方法。该自对准制造方法用于在刻蚀好的多晶硅层上形成场板结构，包括：形成覆盖于多晶硅层上的介质层；其中介质层覆盖于未被刻蚀掉的多晶硅上和刻蚀掉多晶硅后的区域上，形成台阶；在所述介质层上涂覆光阻液，使光阻液依靠流动性填充所述台阶的底部，且未覆盖台阶的顶部；以所述光阻液为掩膜，去除位于多晶硅上的介质层；去除所述光阻液，得到位于刻蚀掉多晶硅的区域上的介质层；形成场板材料层，并去除场板材料层的侧壁外侧的部分，得到场板结构。半导体器件的制造方法包括上述场板的自对准制造方法。上述制造方法，避免了关键尺寸精度低的问题，因而可以准确控制场板关键尺寸。
-
-
-
-
-
-
Search Results
7
records
(took 0.026 seconds)
