公开(公告)号：CN119451184A

公开(公告)日：2025-02-14

申请号：CN202310950872.3

申请日：2023-07-28

Applicant: 无锡华润上华科技有限公司

Inventor： 金华俊 ,  宋亮 ,  刘新新 ,  袁玫 ,  王亚南

IPC: H10D62/10 ,  H10D30/01 ,  H10D30/65

Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法。该半导体器件的制备方法包括：提供衬底；于衬底内形成体区；于衬底上形成注入掩蔽结构，注入掩蔽结构覆盖于衬底的部分表面；其中，体区位于注入掩蔽结构在衬底上的正投影内；由体区至衬底边缘的方向，注入掩蔽结构沿第一方向的厚度递减；第一方向平行于衬底的厚度方向；于衬底内形成漂移区；漂移区与体区邻接，由体区至衬底边缘的方向，漂移区沿第一方向的深度递增。如此，一方面，有利于降低漂移区靠近沟道区一端的电场，提升器件的可靠性；另一方面，有利于降低Kirk效应，提升开态击穿电压。

公开(公告)号：CN116417499A

公开(公告)日：2023-07-11

申请号：CN202111674077.3

申请日：2021-12-31

Applicant: 无锡华润上华科技有限公司

Inventor： 金华俊 ,  宋亮 ,  李永顺 ,  袁玫 ,  王亚南 ,  罗琳 ,  张强

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种半导体器件及其制备方法，通过在半导体器件的第一阱区之间插入第二阱区以提高器件的击穿电压，同时设置第二阱区上表面在器件导电沟道宽度方向上的尺寸小于其下表面在器件导电沟道宽度方向上的尺寸，以增大邻接的第一阱区上表面在器件导电沟道宽度方向上的尺寸，即增大器件导通时电流在漂移区上表面流经时的路径宽度，减小器件的导通电阻。最终实现在提升器件的击穿电压的同时有效减小器件的导通电阻。

公开(公告)号：CN117199066A

公开(公告)日：2023-12-08

申请号：CN202210599677.6

申请日：2022-05-30

Applicant: 无锡华润上华科技有限公司

Inventor： 孙俊 ,  林峰 ,  袁玫 ,  张清清

IPC: H01L27/02 ,  H01L21/8222

Abstract: 本申请涉及一种静电保护结构及其制备方法，静电保护结构包括衬底、埋层、第一深阱、第二深阱、第三深阱和第四深阱。衬底具有第一导电类型，埋层位于衬底中具有第二导电类型；第一深阱和第二深阱间隔设置于衬底的上表层，且均具有第一导电类型；其中，第一深阱的上表层设有第一阱区，第一阱区的上表层设有第一重掺杂区；第二深阱的上表层设有第二阱区，第二阱区的上表层设有第二重掺杂区；第三深阱，位于埋层的上表面且浮空设置，且位于第一深阱和第二深阱之间，具有第二导电类型；第一重掺杂区引出作为第一电极，并与静电端口连接，第二重掺杂区引出作为第二电极并接于地。该静电保护结构可以提高反向耐压并保证ESD能力。

公开(公告)号：CN117673074B

公开(公告)日：2025-01-28

申请号：CN202211040573.8

申请日：2022-08-29

Applicant: 无锡华润上华科技有限公司

Inventor： 梁旦业 ,  孙俊 ,  张清清 ,  袁玫 ,  罗文汇

IPC: H10D89/60 ,  H01L23/60

Abstract: 本申请涉及一种静电防护器件及静电防护电路。该静电防护器件包括：衬底；隔离环，设于所述衬底内；所述隔离环内设有隔离环引出区，所述隔离环引出区内设有隔离环重掺杂区；晶体管区，设于所述隔离环的内侧的所述衬底内，且与所述隔离环间隔设置；第一阱区，设于所述隔离环和所述晶体管区之间的所述衬底内，且与所述隔离环和所述晶体管区均间隔设置；所述第一阱区内设有第一重掺杂区。本申请能够提高静电防护器件的维持电流，提高闩锁防护性能。

公开(公告)号：CN117673074A

公开(公告)日：2024-03-08

申请号：CN202211040573.8

申请日：2022-08-29

Applicant: 无锡华润上华科技有限公司

Inventor： 梁旦业 ,  孙俊 ,  张清清 ,  袁玫 ,  罗文汇

IPC: H01L27/02 ,  H01L23/60

Abstract: 本申请涉及一种静电防护器件及静电防护电路。该静电防护器件包括：衬底；隔离环，设于所述衬底内；所述隔离环内设有隔离环引出区，所述隔离环引出区内设有隔离环重掺杂区；晶体管区，设于所述隔离环的内侧的所述衬底内，且与所述隔离环间隔设置；第一阱区，设于所述隔离环和所述晶体管区之间的所述衬底内，且与所述隔离环和所述晶体管区均间隔设置；所述第一阱区内设有第一重掺杂区。本申请能够提高静电防护器件的维持电流，提高闩锁防护性能。

公开(公告)号：CN116137292A

公开(公告)日：2023-05-19

申请号：CN202111364753.7

申请日：2021-11-17

Applicant: 无锡华润上华科技有限公司

Inventor： 金华俊 ,  袁玫

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明提供一种LDMOS器件。所述LDMOS器件中，半导体基底内设置有漂移区、体区、位于体区顶部的源极区和位于漂移区顶部的漏极区，漂移区与源极区及漏极区具有第一掺杂类型，体区具有第二掺杂类型，栅极结构位于体区上，栅极结构的一侧延伸至源极区上，另一侧延伸至漂移区上，隔离结构嵌设于栅极结构与漏极区之间的漂移区内中，并延伸至栅极结构的下方，具有第一掺杂类型的第一加浓区位于漂移区内且沿隔离结构的侧壁和底壁分布，第一加浓区的掺杂浓度大于漂移区的掺杂浓度。第一加浓区设置于LDMOS器件电流流经的路径上，有助于在不影响器件击穿电压的情况下，降低LDMOS器件的导通电阻。本发明还提供一种LDMOS器件的制作方法。