静电保护结构及其制备方法
    1.
    发明公开

    公开(公告)号:CN115483206A

    公开(公告)日:2022-12-16

    申请号:CN202110658518.4

    申请日:2021-06-15

    Inventor: 孙俊

    Abstract: 本申请涉及一种静电保护结构及其制备方法,包括衬底、埋层、第一深阱、第二深阱及第三深阱,第一深阱中设有相反导电类型的阱区和相同导电类型的重掺杂区,第二深阱及第三深阱中分别设有相同导电类型的阱区和重掺杂区,且第一深阱、第一阱区及第二阱区浮空,第一重掺杂区引出接静电电压,第六重掺杂区接地。当静电端口输入正电压时,第一重掺杂区、第一阱区、第二重掺杂区、第三重掺杂区、第二阱区及第四重掺杂区共同构成相互串联的晶体管以实现进行正向耐压;当静电端口输入负电压时,埋层、第二深阱、第三阱区、第四阱区、第三深阱、衬底及第一深阱形成寄生晶体管,第一深阱与第一阱区形成二极管,通过寄生晶体管和二极管可以进行反向耐压。

    一种静电放电保护器件
    2.
    发明授权

    公开(公告)号:CN109979932B

    公开(公告)日:2020-11-10

    申请号:CN201711465447.6

    申请日:2017-12-28

    Abstract: 本发明提供一种静电放电保护器件,包括:基底,所述基底具有第一类型掺杂;位于所述基底的外围区域中的第一栅区以及位于所述第一栅区周围的第一体区,所述第一体区具有第二类型掺杂;以及位于所述第一体区内的第一源区,所述第一源区具有第二类型掺杂。本发明提供的静电放电保护器件,能够避免外围区域发生不均匀开启,消除了薄弱环节,从而提高了器件的静电放电保护能力,并且结构灵活,可以实现不同电压下的保护。

    防静电金属氧化物半导体场效应管结构

    公开(公告)号:CN110277384B

    公开(公告)日:2020-10-23

    申请号:CN201810204910.X

    申请日:2018-03-13

    Inventor: 孙俊

    Abstract: 本发明涉及一种防静电金属氧化物半导体场效应管结构,包括防静电主体结构和从金属氧化物半导体场效应管,所述防静电主体结构包括:主金属氧化物半导体场效应管;第一可控硅,所述第一可控硅的阳极连接所述主金属氧化物半导体场效应管的漏极,所述第一可控硅的阴极和控制极连接所述主金属氧化物半导体场效应管的源极;第二可控硅,所述第二可控硅的阳极连接所述主金属氧化物半导体场效应管的漏极,所述第二可控硅的阴极连接所述主金属氧化物半导体场效应管的栅极,所述第二可控硅的控制极连接所述主金属氧化物半导体场效应管的源极或栅极。本发明可以避免ESD应力到来时漏端与栅端的耦合电压将栅氧击穿,因此可以获得更高的ESD防护能力。

    LDMOS可控硅结构的静电保护器件

    公开(公告)号:CN106206561B

    公开(公告)日:2019-05-10

    申请号:CN201510213256.5

    申请日:2015-04-29

    Abstract: 本发明涉及一种LDMOS可控硅结构的静电保护器件,包括P型衬底,所述衬底上N阱、P阱,搭接于所述P阱上且延伸至所述N阱边缘的栅极,设于所述N阱内的第一N+结构和第一P+结构,设于所述P阱内的第二N+结构和第二P+结构,所述第一N+结构为漏极N+结构,所述第一P+结构为漏极P+结构,所述第二N+结构为源极N+结构,所述第二P+结构为源极P+结构,所述漏极P+结构到所述栅极的距离大于所述漏极N+结构到所述栅极的距离。本发明LDMOS‑SCR的漏极P+结构到栅极的距离大于漏极N+结构到栅极的距离,不易形成穿通,因此可以确保击穿电压BV。

    静电防护器件及静电防护电路

    公开(公告)号:CN117673074B

    公开(公告)日:2025-01-28

    申请号:CN202211040573.8

    申请日:2022-08-29

    Abstract: 本申请涉及一种静电防护器件及静电防护电路。该静电防护器件包括:衬底;隔离环,设于所述衬底内;所述隔离环内设有隔离环引出区,所述隔离环引出区内设有隔离环重掺杂区;晶体管区,设于所述隔离环的内侧的所述衬底内,且与所述隔离环间隔设置;第一阱区,设于所述隔离环和所述晶体管区之间的所述衬底内,且与所述隔离环和所述晶体管区均间隔设置;所述第一阱区内设有第一重掺杂区。本申请能够提高静电防护器件的维持电流,提高闩锁防护性能。

    静电防护器件及静电防护电路

    公开(公告)号:CN117673074A

    公开(公告)日:2024-03-08

    申请号:CN202211040573.8

    申请日:2022-08-29

    Abstract: 本申请涉及一种静电防护器件及静电防护电路。该静电防护器件包括:衬底;隔离环,设于所述衬底内;所述隔离环内设有隔离环引出区,所述隔离环引出区内设有隔离环重掺杂区;晶体管区,设于所述隔离环的内侧的所述衬底内,且与所述隔离环间隔设置;第一阱区,设于所述隔离环和所述晶体管区之间的所述衬底内,且与所述隔离环和所述晶体管区均间隔设置;所述第一阱区内设有第一重掺杂区。本申请能够提高静电防护器件的维持电流,提高闩锁防护性能。

    半导体静电保护器件
    7.
    发明公开

    公开(公告)号:CN114446944A

    公开(公告)日:2022-05-06

    申请号:CN202011184992.X

    申请日:2020-10-30

    Inventor: 孙俊

    Abstract: 本发明涉及一种半导体静电保护器件,包括:衬底,衬底上形成有阱区;阱区内形成有静电保护组件,静电保护组件包括第一掺杂区、第二掺杂区及第四掺杂区,第一掺杂区与第二掺杂区均为第一导电类型的掺杂区,且第一掺杂区与第二掺杂区之间的衬底上形成有栅极层,第四掺杂区为第二导电类型的掺杂区;阱区内还包括第三掺杂区,第三掺杂区位于第二掺杂区与栅极层之间。第三掺杂区的设置,一方面加大了第二掺杂区与栅极层之间的距离从而提高传输线路脉冲曲线的维持电压;另一方面第三掺杂区能够在空穴电流到达一定阈值时吸收空穴电流,进一步达到提高传输线路脉冲曲线的维持电压的效果,使得半导体静电保护器件能够满足芯片功能提升的需求。

    半导体静电防护结构
    8.
    发明授权

    公开(公告)号:CN109216342B

    公开(公告)日:2020-10-23

    申请号:CN201710527199.7

    申请日:2017-06-30

    Inventor: 孙俊

    Abstract: 本发明涉及一种半导体静电防护结构,包括:衬底;第一阱,形成于所述衬底上;第二阱,形成于所述衬底上,并与所述第一阱相邻设置;所述第一阱中设有第一掺杂区,所述第二阱中设有第二掺杂区和第三掺杂区,且所述第一阱和第二阱相邻的位置设有第四掺杂区;第一掺杂区、第四掺杂区、第二掺杂区以及第三掺杂区依次排列,且第一掺杂区与第四掺杂区相互隔离,第二掺杂区与第三掺杂区相互隔离;第二掺杂区和第四掺杂区之间的区域的表面设有栅极结构;其中,第一阱和第二阱的掺杂类型不同;第一掺杂区、第三掺杂区的掺杂类型相同,且与第二掺杂区掺杂类型不同、与第四掺杂区的掺杂类型相同或不同。上述半导体静电防护结构寄生电容小,静电防护能力强。

    一种静电放电保护器件
    9.
    发明公开

    公开(公告)号:CN109979932A

    公开(公告)日:2019-07-05

    申请号:CN201711465447.6

    申请日:2017-12-28

    Abstract: 本发明提供一种静电放电保护器件,包括:基底,所述基底具有第一类型掺杂;位于所述基底的外围区域中的第一栅区以及位于所述第一栅区周围的第一体区,所述第一体区具有第二类型掺杂;以及位于所述第一体区内的第一源区,所述第一源区具有第二类型掺杂。本发明提供的静电放电保护器件,能够避免外围区域发生不均匀开启,消除了薄弱环节,从而提高了器件的静电放电保护能力,并且结构灵活,可以实现不同电压下的保护。

    静电保护结构及其制备方法
    10.
    发明公开

    公开(公告)号:CN117199066A

    公开(公告)日:2023-12-08

    申请号:CN202210599677.6

    申请日:2022-05-30

    Abstract: 本申请涉及一种静电保护结构及其制备方法,静电保护结构包括衬底、埋层、第一深阱、第二深阱、第三深阱和第四深阱。衬底具有第一导电类型,埋层位于衬底中具有第二导电类型;第一深阱和第二深阱间隔设置于衬底的上表层,且均具有第一导电类型;其中,第一深阱的上表层设有第一阱区,第一阱区的上表层设有第一重掺杂区;第二深阱的上表层设有第二阱区,第二阱区的上表层设有第二重掺杂区;第三深阱,位于埋层的上表面且浮空设置,且位于第一深阱和第二深阱之间,具有第二导电类型;第一重掺杂区引出作为第一电极,并与静电端口连接,第二重掺杂区引出作为第二电极并接于地。该静电保护结构可以提高反向耐压并保证ESD能力。

Patent Agency Ranking