-
公开(公告)号：CN119997572A
公开(公告)日：2025-05-13
申请号：CN202311478633.9
申请日：2023-11-08
Applicant: 无锡华润上华科技有限公司
IPC: H10D62/10 , H10D84/83 , H10D84/03 , H01L21/265 , H01L21/266
Abstract: 本发明涉及一种半导体器件、隔离结构及隔离结构的制造方法，所述隔离结构包括：埋藏区，位于衬底中；第二导电类型区，位于埋藏区上；第二导电类型缓冲层，位于第二导电类型区中，第二导电类型缓冲层的掺杂浓度大于第二导电类型区的掺杂浓度；第一阱区，位于第二导电类型缓冲层上，第一阱区的掺杂浓度小于第二导电类型缓冲层的掺杂浓度；第二阱区，位于埋藏区上，第二阱区在横向上将第二导电类型缓冲层和第一阱区包围。本发明中第二导电类型缓冲层对上方的第二导电类型区有足够的向上反扩散的能力，还能够为器件主体的漂移区提供更好的RESURF能力，获得更高的隔离耐压。
-
公开(公告)号：CN119317173A
公开(公告)日：2025-01-14
申请号：CN202310841076.6
申请日：2023-07-10
Applicant: 无锡华润上华科技有限公司
Abstract: 本申请涉及一种半导体器件及其制备方法。该半导体器件的制备方法包括：提供衬底，所述衬底包括高压器件区和低压器件区；于所述衬底上形成第一栅极和第二栅极，所述第一栅极位于所述高压器件区，所述第二栅极位于所述低压器件区；于所述第一栅极的侧壁形成第一侧墙层；于所述第一侧墙层的侧壁以及所述第二栅极的侧壁分别形成第二侧墙层。如此，可以使高压器件的侧墙结构的厚度大于低压器件的侧墙结构的厚度，有利于低压器件提升电流，高压器件提升耐压，从而提升半导体器件的性能。
-
公开(公告)号：CN118507506A
公开(公告)日：2024-08-16
申请号：CN202310119587.7
申请日：2023-02-15
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种半导体器件及其制造方法，所述半导体器件包括：衬底；第一导电类型埋层，位于衬底中；器件主体部，位于第一导电类型埋层的上方；体引出结构，包括位于第一导电类型埋层上方、器件主体部的外侧的低阻结构，低阻结构为向下延伸的竖向结构，低阻结构包括金属和/或合金材料。本发明在bulk端设置金属结构作为低阻结构，使得空穴电流能够快速地从bulk端被吸收走，因此能减小漏电。且可以在低阻结构外壁形成一层第二导电类型的加浓区，使得电阻减小，电流路径缩短，空穴电流快速从bulk端被收走。进一步地，Iso端连接至高浓度的第一导电类型埋层，不仅形成横向的介质隔离，并且使底部埋层电势分布更均匀，减少了电流纵向的漏电。
-
公开(公告)号：CN116417499A
公开(公告)日：2023-07-11
申请号：CN202111674077.3
申请日：2021-12-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种半导体器件及其制备方法，通过在半导体器件的第一阱区之间插入第二阱区以提高器件的击穿电压，同时设置第二阱区上表面在器件导电沟道宽度方向上的尺寸小于其下表面在器件导电沟道宽度方向上的尺寸，以增大邻接的第一阱区上表面在器件导电沟道宽度方向上的尺寸，即增大器件导通时电流在漂移区上表面流经时的路径宽度，减小器件的导通电阻。最终实现在提升器件的击穿电压的同时有效减小器件的导通电阻。
-
公开(公告)号：CN118610251A
公开(公告)日：2024-09-06
申请号：CN202310206413.4
申请日：2023-03-06
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本申请涉及一种金属氧化物半导体器件及其制备方法，该金属氧化物半导体器件包括衬底；外延层，设于衬底的一侧；第一体区和漂移区，沿第一方向邻接排布于外延层内；源区，设于第一体区内；漏区，设于漂移区内；漏区与源区沿第一方向间隔排布；栅极，设于外延层背离衬底的一侧，且位于源区和漏区之间；肖特基二极管，设于外延层内，且与源区并联。这样，当寄生体二极管续流时，与PN结源极相并联的肖特基二极管源极也会续流，而由于肖特基二极管的开启电压远低于PN结的开启电压，因此寄生漏电流被率先开启的肖特基二极管抽走，从而改善了体二极管开启后导致的寄生效应，提高了器件的ESD自保护能力，改善了器件的SOA性能。
-
Patent Agency Ranking
公开(公告)号：CN116344613A
公开(公告)日：2023-06-27
申请号：CN202111599705.6
申请日：2021-12-24
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种具有隔离结构的半导体器件及其制造方法，所述器件包括：衬底；第一导电类型的埋层，设于衬底中；漂移区，设于埋层上；漏极区，设于漂移区内；体区，设于埋层上；源极区，设于体区内；埋层上并且在漂移区背离体区的方向上依次排列的第一至第四掺杂区；其中，在半导体器件工作时，第三掺杂区和第四掺杂区连接的电位的电压高于第一掺杂区和第二掺杂区连接的电位的电压。本发明在器件的体二极管续流时，由第二掺杂区‑第三掺杂区‑第四掺杂区组成的三极管工作在放大区，可以将涌入第一导电类型埋层的电流吸收，避免其流入衬底，从而显著地屏蔽了由于体二极管续流导致的衬底漏电。
-
公开(公告)号：CN116072725A
公开(公告)日：2023-05-05
申请号：CN202111282400.2
申请日：2021-11-01
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法。所述横向扩散金属氧化物半导体器件包括：衬底；漂移区，设置在所述衬底中；漏极区，设置在所述衬底中，与所述漂移区相接触；体区，设置在所述衬底中；绝缘层，至少部分设置在所述体区中；源极区，位于所述绝缘层上；及栅极结构，设置在所述漏极区和源极区之间的衬底上。本发明通过绝缘层在源极区和体区之间形成隔离，能够减轻源极区和体区形成的PN结导通导致的寄生效应，减小损耗，提高器件性能。
-
公开(公告)号：CN115692485A
公开(公告)日：2023-02-03
申请号：CN202110858844.X
申请日：2021-07-28
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/73 , H01L29/06 , H01L21/331
Abstract: 本发明提供一种超β晶体三极管及其制作方法，该制作方法包括：提供一衬底，基于衬底形成第一导电类型的隔离埋层及第一导电类型的掺杂层；于掺杂层中形成第二导电类型的基区；于基区周侧形成第二导电类型的掺杂岛，掺杂岛的掺杂浓度大于基区的掺杂浓度；于衬底中形成第一导电类型的集电区，集电区与基区间隔设置；于基区中形成第一导电类型的发射区。本发明的超β晶体三极管能有效降低基区纵向电场，减小器件的横向漏电，可以达到较好的防止基区穿通和提高电流放大系数的平衡。
-
公开(公告)号：CN119997573A
公开(公告)日：2025-05-13
申请号：CN202311503126.6
申请日：2023-11-10
Applicant: 无锡华润上华科技有限公司
Abstract: 本发明涉及一种隔离结构、半导体器件及隔离结构的制造方法，所述隔离结构包括：埋藏区，位于衬底中；超结主体，包括至少一层第二导电类型区和至少一层第一导电类型区，所述第二导电类型区和第一导电类型区在所述埋藏区上沿竖向交替排列，且所述超结主体最靠近所述埋藏区的结构为一第二导电类型区；第一阱区，位于所述埋藏区上，所述第一阱区将所述超结主体包围；第二导电类型层，位于所述超结主体上，所述第二导电类型层中被所述第一阱区包围的区域用于形成器件主体；第二阱区，位于所述衬底上、所述第一阱区的外侧。本发明通过在埋藏区和第二导电类型层之间，形成第二导电类型区和第一导电类型区交替排列的超结结构，能够获得更高的隔离耐压。
-
公开(公告)号：CN119730390A
公开(公告)日：2025-03-28
申请号：CN202311238491.9
申请日：2023-09-25
Applicant: 无锡华润上华科技有限公司
IPC: H10D89/60
Abstract: 本发明涉及一种ESD保护器件及其制造方法，所述ESD保护器件包括：N阱；P阱；第一P型区，位于所述N阱中；第二P型区，位于所述N阱中；第三P型区，位于所述P阱中；第一N型区，位于所述P阱中；其中，所述第二P型区短路连接所述第三P型区；所述第一P型区和N阱用于连接阳极，所述第一N型区和P阱用于连接阴极。本发明在N阱中设置第二P型区，在P阱中设置第三P型区，并将第二P型区与第三P型区短接，相当于并联了一个PNP三极管。这样在ESD脉冲来临时，该PNP三极管能够作为新增的电流释放通路，从而提高静电防护器件的维持电压，改善闩锁效应。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.048 seconds)
