公开(公告)号：CN115132698A

公开(公告)日：2022-09-30

申请号：CN202210063164.3

申请日：2022-01-19

Applicant: 三星电子株式会社

Inventor： 黄善宽 ,  金泰成 ,  罗勋奏 ,  文光辰 ,  全炯俊

IPC: H01L23/522 ,  H01L23/528

Abstract: 可以提供一种半导体器件，包括：半导体衬底；集成电路层，在半导体衬底上；第一至第n金属布线层(其中n为正整数)，顺序堆叠在半导体衬底和集成电路层上；第一贯通孔结构，沿竖直方向从第一过孔连接金属布线层向半导体衬底延伸并穿过半导体衬底，该第一过孔连接金属布线层是除第一金属布线层之外的第二至第n金属布线层之一；以及第二贯通孔结构，与第一贯通孔结构分开，沿竖直方向从第二过孔连接金属布线层向半导体衬底延伸并穿过半导体衬底，该第二过孔连接金属布线层是除第一金属布线层之外的第二至第n金属布线层之一。

公开(公告)号：CN114256221A

公开(公告)日：2022-03-29

申请号：CN202111096279.4

申请日：2021-09-17

Applicant: 三星电子株式会社

Inventor： 金镇南 ,  金石镐 ,  罗勋奏 ,  文光辰

IPC: H01L25/16 ,  H01L23/31 ,  H01L21/56 ,  H01L23/488 ,  H01L21/60

Abstract: 一种半导体封装包括：包括第一半导体芯片在内的第一结构以及在所述第一结构上的第二结构。所述第二结构包括第二半导体芯片、在所述第二半导体芯片的侧面上并且与所述第二半导体芯片水平地间隔开的半导体图案、所述第二半导体芯片与所述半导体图案之间的绝缘间隙填充图案以及贯通电极结构。所述贯通电极结构中的至少一个贯通电极结构贯穿所述第二半导体芯片的至少一部分或贯穿所述半导体图案。

公开(公告)号：CN112447554A

公开(公告)日：2021-03-05

申请号：CN202010799661.0

申请日：2020-08-11

Applicant: 三星电子株式会社

Inventor： 李学承 ,  李镐珍 ,  林东灿 ,  金镇南 ,  文光辰

IPC: H01L21/67 ,  H01L21/64 ,  H01J37/32

Abstract: 本公开提供了削角蚀刻装置以及半导体器件制造方法。一种削角蚀刻装置包括：配置为接收衬底的卡盘板；围绕卡盘板的周边的下等离子体隔离区(PEZ)环；在卡盘板上的盖板；以及围绕盖板的周边的上PEZ环。下PEZ环包括环基部和从环基部的边缘向上延伸并围绕衬底的侧壁的下部的突起。

公开(公告)号：CN112018028A

公开(公告)日：2020-12-01

申请号：CN202010078912.6

申请日：2020-02-03

Applicant: 三星电子株式会社

Inventor： 洪義官 ,  金泰成 ,  文光辰

IPC: H01L21/768 ,  H01L23/48

Abstract: 公开了制造半导体装置的方法。所述方法可以包括形成包括金属图案的第一结构和在第一结构上的第二结构。金属图案包括面对第二结构的上表面。所述方法还可以包括：蚀刻第二结构以形成暴露金属图案的过孔；使过孔中的第一蚀刻残余物氧化以将第一蚀刻残余物转化为氧化的第一蚀刻残余物；以及去除氧化的第一蚀刻残余物。在去除氧化的第一蚀刻残余物之后，金属图案的上表面可以包括包含凹槽并具有第一表面粗糙度的第一部分和与第一部分不同并具有第二表面粗糙度的第二部分。第一表面粗糙度可以比第二表面粗糙度大。

公开(公告)号：CN107507820B

公开(公告)日：2020-09-08

申请号：CN201710447541.2

申请日：2017-06-14

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  金孝柱 ,  文光辰 ,  朴秀晶 ,  徐柱斌 ,  李来寅 ,  李镐珍

IPC: H01L23/528 ,  H01L21/60

Abstract: 本发明公开了一种半导体器件和制造该半导体器件的方法。其中在该半导体器件中，焊盘设置在衬底上。凸块结构设置在焊盘上并电连接到焊盘。凸块结构包括顺序地堆叠在焊盘上的第一铜层和第二铜层以及在第二铜层上的焊料球。第一铜层的(111)面与(200)面的第一X射线衍射(XRD)峰值强度比大于第二铜层的(111)面与(200)面的第二XRD峰值强度比。

公开(公告)号：CN110931416A

公开(公告)日：2020-03-27

申请号：CN201910891345.3

申请日：2019-09-20

Applicant: 三星电子株式会社

Inventor： 金兑泳 ,  韩珉洙 ,  金俊亨 ,  罗勋奏 ,  文光辰

IPC: H01L21/683 ,  H01L21/50

Abstract: 公开了一种衬底接合设备和一种衬底接合方法。所述衬底接合设备包括：下卡盘，其承接下衬底；以及上卡盘，其布置在下卡盘上方。上衬底固定于上卡盘。上卡盘和下卡盘将上衬底与下衬底接合。上卡盘具有朝向下卡盘的上凸表面。上凸表面包括沿方位角方向交替布置的多个第一脊和多个第一谷。

公开(公告)号：CN108022872A

公开(公告)日：2018-05-11

申请号：CN201711057851.X

申请日：2017-11-01

Applicant: 三星电子株式会社

Inventor： 黄善宽 ,  李镐珍 ,  文光辰 ,  朴炳律 ,  安振镐 ,  李来寅

IPC: H01L21/768 ,  H01L23/48 ,  H01L23/538 ,  H01L25/065

Abstract: 本发明公开了一种半导体芯片的插塞结构、其制造方法以及包括其的多芯片封装。该半导体芯片的插塞结构包括：基板；设置在基板上的绝缘夹层；其中绝缘夹层包括设置在其中的焊盘结构；穿过基板和绝缘夹层的通孔，其中通孔暴露焊盘结构；形成在通孔的内表面上的绝缘图案，其中绝缘图案包括掩埋部分，掩埋部分填充在通孔的内表面处在基板中设置的凹口；以及形成在通孔内在绝缘图案上的插塞，其中插塞与焊盘结构电连接。

公开(公告)号：CN107946197A

公开(公告)日：2018-04-20

申请号：CN201710946013.1

申请日：2017-10-11

Applicant: 三星电子株式会社

Inventor： 皮在贤 ,  李镐珍 ,  金泰成 ,  文光辰 ,  安振镐 ,  李来寅

IPC: H01L21/48 ,  H01L21/50

Abstract: 一种制造半导体封装的方法包括：在插片基板的第一表面上形成光致抗蚀剂图案。所述插片基板包括电极区和划线区。使用光致抗蚀剂图案作为掩模来刻蚀插片基板，以形成分别在电极区和划线区上的第一开口和第二开口。绝缘层和导电层形成于插片基板的第一表面上。第二开口的宽度小于第一开口的宽度。绝缘层接触插片基板的第一表面、第一开口的内表面和第二开口的内表面中的每一个。

公开(公告)号：CN107492538A

公开(公告)日：2017-12-19

申请号：CN201710431549.X

申请日：2017-06-09

Applicant: 三星电子株式会社

Inventor： 金兑泳 ,  姜泌圭 ,  金石镐 ,  文光辰 ,  李镐珍

IPC: H01L23/538

CPC classification number: H01L24/94 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/29 ,  H01L24/80 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0657 ,  H01L2224/02215 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/03616 ,  H01L2224/04105 ,  H01L2224/05007 ,  H01L2224/05026 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05546 ,  H01L2224/05547 ,  H01L2224/05556 ,  H01L2224/05559 ,  H01L2224/05562 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05647 ,  H01L2224/08121 ,  H01L2224/08147 ,  H01L2224/08501 ,  H01L2224/29187 ,  H01L2224/29188 ,  H01L2224/80013 ,  H01L2224/80097 ,  H01L2224/8012 ,  H01L2224/8082 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/8312 ,  H01L2224/83896 ,  H01L2224/9211 ,  H01L2224/94 ,  H01L2225/06527 ,  H01L2924/0537 ,  H01L2924/05432 ,  H01L2924/05442 ,  H01L2924/0549 ,  H01L2924/365 ,  H01L2224/80 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01025 ,  H01L2924/013 ,  H01L2924/01013 ,  H01L23/5386

Abstract: 本发明公开了一种晶片到晶片接合结构，该晶片到晶片接合结构包括：第一晶片，包括在第一绝缘层中的第一导电焊垫和围绕第一导电焊垫的下表面和侧表面的第一阻挡层；第二晶片，包括在第二绝缘层中的第二导电焊垫和围绕第二导电焊垫的下表面和侧表面的第二阻挡层，第二晶片在反转之后接合到第一晶片使得第二绝缘层接合到第一绝缘层并且第二导电焊垫的上表面的至少一部分部分地或完全地接合到第一导电焊垫的上表面的至少一部分；以及第三阻挡层，在第一晶片和第二晶片之间的在该处第一导电焊垫和第二导电焊垫未彼此接合的部分中。

公开(公告)号：CN102299136B

公开(公告)日：2016-03-02

申请号：CN201110154632.X

申请日：2011-06-10

Applicant: 三星电子株式会社

Inventor： 文光辰 ,  朴炳律 ,  林东灿 ,  郑德泳 ,  崔吉铉 ,  裵大录 ,  姜泌圭

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L23/528 ,  H01L2224/16146 ,  H01L2225/06541 ,  H01L2924/01327 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括通路结构和导电结构。通路结构具有一表面，该表面具有平坦部分和突起部分。导电结构形成在通路结构的平坦部分的至少一部分上且不形成在通路结构的突起部分的至少一部分上。例如，导电结构仅形成在平坦部分上而不形成在突起部分的任何部分上，以形成导电结构与通路结构之间的高质量连接。