半导体器件的隔离方法
    32.
    发明授权

    公开(公告)号:CN1267982C

    公开(公告)日:2006-08-02

    申请号:CN02120222.2

    申请日:2002-05-20

    CPC classification number: H01L21/76232

    Abstract: 提供一种半导体器件的隔离方法,其中绝缘掩模层形成在半导体衬底的预定区域上。采用绝缘掩模层做掩模,在半导体衬底中形成预定深度的沟槽。在绝缘掩模层上和沟槽的侧壁上形成氧化物层。在氧化物层上形成沟槽衬里层。在形成沟槽衬里层的半导体衬底中的沟槽中形成绝缘填料层,以便填充沟槽。去掉绝缘掩模层。根据该半导体器件的隔离方法,可以减少沿着沟槽的边缘产生凹痕,减少在绝缘掩模层之间的界面产生鸟嘴型氧化物层,并降低漏电流,或提高电特性,如阈值电压。

    半导体器件的器件隔离方法

    公开(公告)号:CN1059517C

    公开(公告)日:2000-12-13

    申请号:CN95107354.0

    申请日:1995-06-08

    CPC classification number: H01L21/76205 H01L21/32

    Abstract: 一种半导体器件的器件隔离方法,包括:在半导体衬底上形成一衬垫氧化层和一氮化物层之后,将位于器件隔离区上方的氮化物层清除掉。通过局部腐蚀衬垫氧化层在氮化物层下方形成一个切口。在暴露的衬底上形成第一氧化层并在氮化物层侧壁上形成一个多晶硅分隔层之后,通过对其中已在950℃以上的温度下形成了多晶硅分隔层的所得结构进行氧化,在形成于有源区上的氮化物层下方形成一个空洞。可实现良好的单元限定和稳定的器件隔离。

    存储器件及其制造方法
    36.
    发明公开

    公开(公告)号:CN116916661A

    公开(公告)日:2023-10-20

    申请号:CN202310411526.8

    申请日:2023-04-17

    Abstract: 公开了一种存储器件,包括:在衬底上的栅堆叠,包括沿竖直方向交替堆叠的绝缘层和栅电极,并沿竖直方向限定通孔;以及在通孔中的柱结构,柱结构包括:多个沟道部分,在通孔中面向栅电极并具有环形水平截面;多个导电层,在通孔中面向绝缘层,具有环形水平截面并具有相对于沟道部分的内壁朝向通孔的中心突出的内壁;以及可变电阻材料层,在通孔中沟道部分的内壁和导电层的内壁上,并且可变电阻材料层的第一部分沿竖直方向与导电层重叠。

    包括数据存储材料图案和选择器材料图案的半导体装置

    公开(公告)号:CN114079005A

    公开(公告)日:2022-02-22

    申请号:CN202110918866.0

    申请日:2021-08-11

    Abstract: 半导体装置包括覆盖半导体衬底上的电路元件的下绝缘结构和下绝缘结构上的上结构。上结构包括第一导线与第二导线之间的存储器单元结构。第一导线在第一水平方向上延伸,第二导线在第二水平方向上延伸。存储器单元结构包括在竖直方向上重叠的至少三个电极图案、数据存储材料图案和选择器材料图案。选择器材料图案包括阈开关材料和金属材料。阈开关材料包括锗(Ge)、砷(As)和硒(Se),并且金属材料包括钨(W)、钛(Ti)、铝(Al)和铜(Cu)中的至少一种。金属材料的含量大于0原子%且小于2原子%。

    存储器件
    40.
    发明授权

    公开(公告)号:CN107644934B

    公开(公告)日:2021-08-10

    申请号:CN201710497491.9

    申请日:2017-06-26

    Abstract: 一种存储器件包括可变电阻层和电连接到可变电阻层的选择器件层。存储器件还包括减少漏电流并且具有例如根据以下化学式1的成分的硫族化物开关材料,[GeXSiY(AsaTe1‑a)Z](1‑U)[N]U‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑(1)其中,0.05≤X≤0.1,0.15≤Y≤0.25,0.7≤Z≤0.8,X+Y+Z=1,0.45≤a≤0.6并且0.08≤U≤0.2。

Patent Agency Ranking