形成具有阈值开关器件的半导体器件的方法

    公开(公告)号:CN107689242B

    公开(公告)日:2023-04-25

    申请号:CN201710657323.1

    申请日:2017-08-03

    Abstract: 本发明公开了一种形成包括存储单元阵列的半导体器件的方法,该方法可以包括对存储阵列的一个或更多个存储单元执行开关烧制操作从而导致与存储单元中的阈值开关器件相关的阈值电压分布被减小。开关器件烧制操作可以被执行使得阈值电压分布被减小同时保持所述一个或更多个阈值开关器件处于非晶态。对阈值开关器件执行开关器件烧制操作可以包括加热阈值开关器件、施加电压到阈值开关器件、施加电流到阈值开关器件、其一些组合等等。

    探针卡和包括探针卡的测试装置

    公开(公告)号:CN102081109A

    公开(公告)日:2011-06-01

    申请号:CN201010566729.7

    申请日:2010-11-26

    CPC classification number: G01R31/2889

    Abstract: 本发明提供一种探针卡和包括探针卡的测试装置。该探针卡和包括探针卡的测试装置用于提高测试可靠性。探针卡可以包括连接第一输入端子和第一输入探针引脚的第一输入端子微机电系统(MEMS)开关,其中,第一输入端子MEMS开关包括接收操作信号的控制部分以及连接第一输入端子和第一输入探针引脚的连接部分。探针卡可以进一步包括连接第一输出端子和第一输出探针引脚的第一输出端子MEMS开关,其中,第一输出端子MEMS开关包括接收操作信号的控制部分以及连接第一输出端子和第一输出探针引脚的连接部分。

    包括可变电阻材料层的存储器件

    公开(公告)号:CN108666417B

    公开(公告)日:2022-05-31

    申请号:CN201810257802.9

    申请日:2018-03-27

    Abstract: 提供了一种存储器件。该存储器件包括可变电阻层。选择器件层电连接到可变电阻层。选择器件层包括具有根据下面的化学式1的组成的硫族化合物开关材料,[GeASeBTeC](1‑U)[X]U···(1)其中,0.20≤A≤0.40,0.40≤B≤0.70,0.05≤C≤0.25,A+B+C=1,0.0≤U≤0.20,并且X是从硼(B)、碳(C)、氮(N)、氧(O)、磷(P)或硫(S)中选择的至少一种。

    存储器件
    7.
    发明授权

    公开(公告)号:CN107644934B

    公开(公告)日:2021-08-10

    申请号:CN201710497491.9

    申请日:2017-06-26

    Abstract: 一种存储器件包括可变电阻层和电连接到可变电阻层的选择器件层。存储器件还包括减少漏电流并且具有例如根据以下化学式1的成分的硫族化物开关材料,[GeXSiY(AsaTe1‑a)Z](1‑U)[N]U‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑(1)其中,0.05≤X≤0.1,0.15≤Y≤0.25,0.7≤Z≤0.8,X+Y+Z=1,0.45≤a≤0.6并且0.08≤U≤0.2。

    可变电阻存储器件
    9.
    发明公开

    公开(公告)号:CN107104182A

    公开(公告)日:2017-08-29

    申请号:CN201710071151.X

    申请日:2017-02-09

    Abstract: 一种可变电阻存储器件包括第一电极层和在第一电极层上的选择器件层。选择器件层包括通过将硼和碳中至少一种掺杂进硫族化物开关材料中所获得的第一硫族化物材料。第二电极层在选择器件层上。可变电阻层在第二电极层上。可变电阻层包括包含至少一种与硫族化物开关材料不同的元素的第二硫族化物材料。第三电极层在可变电阻层上。

    可变电阻存储器件及其制造方法

    公开(公告)号:CN107732007B

    公开(公告)日:2021-05-04

    申请号:CN201710679593.2

    申请日:2017-08-10

    Abstract: 本发明公开了一种可变电阻存储器件及其制造方法,其中该可变电阻存储器件包括位于基板之上的第一导电线。每个第一导电线在第一方向上延伸并且第一导电线设置在第二方向上。每个第二导电线在第二方向上延伸并且第二导电线在第一方向上设置。第二导电线位于第一导电线之上。存储单元位于第一导电线和第二导电线之间。存储单元在第三方向上交叠第一导电线和第二导电线。存储单元包括第一电极、位于第一电极上的可变电阻图案以及位于可变电阻图案上的第二电极。选择图案位于每个存储单元上。第三电极位于选择图案之上。第三电极与每个第二导电线的下表面直接接触。

Patent Agency Ranking