公开(公告)号：CN112542314A

公开(公告)日：2021-03-23

申请号：CN202010914347.2

申请日：2020-09-03

Applicant: 株式会社东芝

Inventor： 佐野光雄 ,  小幡进 ,  樋口和人 ,  下川一生

IPC: H01G4/005 ,  H01G4/228

Abstract: 本发明的实施方式涉及电容器。提供一种能够实现较大的电容量且不易产生翘曲的电容器。实施方式的电容器具备：导电基板(CS)，具有第一主面与第二主面，所述第一主面包含多个副区域(A1a、A1b)，在所述多个副区域(A1a、A1b)的各个设置分别具有沿一个方向延伸的形状且在宽度方向上排列的多个凹部(TR1a、TR1b)或凸部(WM1a、WM1b)，所述多个副区域的一个以上(A1a)与所述多个副区域的其他一个以上(A1b)的所述多个凹部或凸部的长度方向不同；导电层，覆盖所述多个凹部的侧壁及底面或者所述多个凸部的侧壁及上表面；以及电介质层，夹设于所述导电基板与所述导电层之间。

公开(公告)号：CN111540603A

公开(公告)日：2020-08-14

申请号：CN202010082333.9

申请日：2020-02-07

Applicant: 株式会社东芝

Inventor： 松尾圭一郎 ,  小幡进 ,  佐野光雄 ,  樋口和人 ,  下川一生

IPC: H01G2/06 ,  H01G4/232 ,  H01G4/38

Abstract: 提供能够容易地增大平均设置面积的电容的技术。实施方式的电容器(1)具备：导电基板，具有第1主面、第2主面及从上述第1主面的边缘一直延伸到上述第2主面的边缘为止的端面，在上述第1主面上设置有1个以上的凹部；导电层，将上述第1主面和上述1个以上的凹部的侧壁及底面覆盖；电介质层，夹在上述导电基板与上述导电层之间；第1外部电极(70c)，包括与上述端面对置的第1电极部(70c3)，与上述导电层电连接；及第2外部电极(70d)，包括与上述端面对置的第2电极部(70d3)，与上述导电基板电连接。

公开(公告)号：CN107665820A

公开(公告)日：2018-02-06

申请号：CN201710505113.0

申请日：2017-06-28

Applicant: 株式会社东芝

Inventor： 松尾圭一郎 ,  浅野佑策 ,  樋口和人 ,  下川一生

IPC: H01L21/306

Abstract: 本发明的实施方式涉及蚀刻方法、半导体芯片的制造方法及物品的制造方法。提供难以产生针状残留部的蚀刻方法。实施方式的蚀刻方法包括以下步骤：在由半导体形成的表面上形成由贵金属形成的催化剂层(6)，所述催化剂层(6)包含将上述表面至少部分地被覆的第1部分(4)、和位于第1部分(4)上且与上述第1部分(4)相比表观上的密度较小、且较厚的第2部分(5)；和向上述催化剂层(6)供给蚀刻剂(7)，基于上述催化剂层(6)的作为催化剂的作用，对上述表面进行蚀刻。

公开(公告)号：CN103325933B

公开(公告)日：2016-08-03

申请号：CN201310123335.8

申请日：2013-03-08

Applicant: 株式会社东芝

Inventor： 木村晃也 ,  樋口和人 ,  下川一生 ,  小幡进 ,  中山俊弥 ,  伊藤寿

IPC: H01L33/62

CPC classification number: H01L33/62 ,  H01L25/167 ,  H01L33/0075 ,  H01L33/486 ,  H01L33/52 ,  H01L33/647 ,  H01L2224/16245 ,  H01L2933/0033 ,  H01L2933/0041 ,  H01L2933/005 ,  H01L2933/0066

Abstract: 一种半导体发光器件包括发光单元、第一和第二导电柱、密封单元、以及第一和第二端子。该发光单元包括第一和第二半导体层以及发光层。该发光层设置在第一半导体层上。该第二半导体层设置在该发光层上。该第一导电柱设置在该第一半导体层上。该第二导电柱设置在该第二半导体层上。密封单元覆盖发光单元、第一导电柱、以及第二导电柱中的每一个的侧面。第一端子设置在第一导电柱和密封单元之上。第二端子设置在第二导电柱和密封单元上。

公开(公告)号：CN103403890B

公开(公告)日：2016-03-23

申请号：CN201180069018.1

申请日：2011-08-10

Applicant: 株式会社东芝

Inventor： 杉崎吉昭 ,  小岛章弘 ,  秋元阳介 ,  安田秀文 ,  高桥望 ,  樋口和人 ,  小幡进 ,  田村英男

IPC: H01L33/48 ,  H01L33/62 ,  H01L23/498 ,  H01L33/50 ,  H01L33/52

CPC classification number: H01L33/36 ,  H01L21/28 ,  H01L23/49805 ,  H01L33/486 ,  H01L33/50 ,  H01L33/52 ,  H01L33/62 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 根据一个实施例，发光器件包括半导体层、p侧电极、n侧电极、第一绝缘层（18）、p侧互连层、n侧互连层、和第二绝缘层（25）。半导体层包括第一表面（15a）、与第一表面相对的第二表面、以及发光层。p侧电极（16）设置在第二表面上的包括发光层的区域中。n侧电极（17）设置在第二表面上的不包括发光层的区域中。p侧互连层包括在第三表面（30）处从该第二绝缘层（25）暴露出的p侧外部端子（23a），该第三表面具有的平面取向不同于第一表面的平面取向和第二表面的平面取向。该n侧互连层包括在第三表面（30）处从第二绝缘层（25）暴露出的n侧外部端子（24a）。

公开(公告)号：CN104037299A

公开(公告)日：2014-09-10

申请号：CN201310511836.3

申请日：2013-09-12

Applicant: 株式会社东芝

Inventor： 木村晃也 ,  樋口和人 ,  小幡进

IPC: H01L33/48 ,  H01L33/56

CPC classification number: H01L33/502 ,  H01L33/0079 ,  H01L33/501 ,  H01L33/504 ,  H01L2933/0041

Abstract: 根据一实施例，半导体发光元件包括在第一方向延伸的第一导电柱、在第一方向延伸的第二导电柱、设置在第一导电柱上的第一导电类型的第一半导体层、设置在第一半导体层上的发光层、设置在发光层上和第二导电柱上的第二导电类型的第二半导体层、覆盖第一导电柱的侧表面和第二导电柱的侧表面的密封单元、以及设置在第二半导体层上并具有透光性的透光层。透光层的上表面部分的硬度高于上表面部分与第二半导体层之间的下部的硬度。

公开(公告)号：CN102881811A

公开(公告)日：2013-01-16

申请号：CN201210241739.2

申请日：2012-07-12

Applicant: 株式会社东芝

Inventor： 下川一生 ,  樋口和人 ,  小幡进

IPC: H01L33/60 ,  H01L33/54

CPC classification number: H01L33/46 ,  H01L24/96 ,  H01L33/54 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/73265 ,  H01L2224/73267

Abstract: 根据一实施例，半导体发光器件包括叠置体、第一电极、第二电极、反射层、第一金属柱、第二金属柱以及密封单元。所述叠置体包括第一和第二半导体层以及发光单元。所述发光单元设置在第二部分和第二半导体层之间。所述第一电极设置在所述第一半导体层上。所述第二电极设置在所述第二半导体层上。所述反射层覆盖所述叠置体的侧表面，并且所述反射层是绝缘的和反射的。所述第一金属柱电连接至所述第一电极。所述第二金属柱电连接至所述第二电极。所述密封单元密封所述第一金属柱和所述第二金属柱，使得所述第一金属柱的端部和所述第二金属柱的端部被暴露。

公开(公告)号：CN102694113A

公开(公告)日：2012-09-26

申请号：CN201210075913.0

申请日：2012-03-21

Applicant: 株式会社东芝

Inventor： 小幡进 ,  樋口和人 ,  西内秀夫 ,  木村晃也 ,  中山俊弥 ,  杉崎吉昭 ,  小岛章弘 ,  秋元阳介

IPC: H01L33/62 ,  H01L33/00

CPC classification number: H01L33/62 ,  H01L33/486 ,  H01L2924/0002 ,  H01L2933/0016 ,  H01L2924/00

Abstract: 根据一个实施例，半导体发光器件包括叠置体、第一和第二电极、第一和第二互连、第一和第二柱以及第一绝缘层。叠置体包括第一和第二半导体层和发光层。第一和第二电极分别连接到第一和第二半导体层。第一和第二互连分别连接到第一和第二电极。第一和第二柱分别连接到第一和第二互连。第一绝缘层设置在所述互连和所述柱上。第一和第二柱具有在第一绝缘层的表面中暴露的第一和第二监视焊盘。第一和第二互连具有在与第一绝缘层的所述表面连接的侧面中暴露的第一和第二键合焊盘。

公开(公告)号：CN101388375A

公开(公告)日：2009-03-18

申请号：CN200810149113.2

申请日：2008-09-12

Applicant: 株式会社东芝

Inventor： 井口知洋 ,  西内秀夫 ,  樋口和人 ,  木谷智之

IPC: H01L23/488 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L24/85 ,  H01L23/4952 ,  H01L23/49582 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/291 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/4554 ,  H01L2224/456 ,  H01L2224/45647 ,  H01L2224/48091 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2224/48724 ,  H01L2224/48744 ,  H01L2224/48747 ,  H01L2224/73265 ,  H01L2224/81192 ,  H01L2224/81801 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/85909 ,  H01L2224/8592 ,  H01L2224/92 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2224/85 ,  H01L2224/78 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供一种可靠性高并且容易制造，同时不增大半导体器件的大小就能够进一步降低内部电阻的半导体器件及其制造方法。具备：半导体元件(2)、引线(3)、将半导体元件(2)的电极(2a)和引线(3)电连接起来的布线构件(4)，其中布线构件(4)至少被具有导电性的材料覆盖。

公开(公告)号：CN101254892A

公开(公告)日：2008-09-03

申请号：CN200810082278.2

申请日：2008-02-29

Applicant: 株式会社东芝

Inventor： 西内秀夫 ,  宫城武史 ,  馆山和树 ,  小幡进 ,  樋口和人

IPC: B81B7/00 ,  B81C3/00

CPC classification number: B81B7/0077 ,  B81C2203/0136 ,  B81C2203/0145

Abstract: 本发明提供一种半导体装置及其制造方法，在具有MEMS部的半导体装置中可以提高制造成品率并提高生产率，并且确保高可靠性。该半导体装置具有：半导体基板(2)；MEMS部(3)，形成于半导体基板(2)表面；以及，盖部，与MEMS部(3)离开距离配置，覆盖MEMS部(3)地设置于半导体基板(2)的表面；上述盖部由包围MEMS部(3)的侧壁区域(E)和具有中空层且同半导体基板(2)及侧壁区域(E)一起形成封闭空间的顶板区域(F)构成。