-
公开(公告)号:CN115116840B
公开(公告)日:2025-04-11
申请号:CN202111002368.8
申请日:2021-08-30
Applicant: 株式会社东芝
IPC: H01L21/306 , H01L21/308 , H10D1/68 , C23C18/16 , C23C18/42 , C25D5/02 , C25D7/12
Abstract: 本发明的实施方式涉及蚀刻方法。在使用催化剂的蚀刻中,不易产生加工不良。实施方式的蚀刻方法包括以下工序:在一个主面具有第1及第2区域的基板上形成第1层,所述第1层在覆盖上述第1区域的部分中设置有多个开口或规定多个岛状部的1个以上的开口,覆盖上述第2区域的部分为连续膜;通过镀覆法在上述主面中的在上述多个开口或上述1个以上的开口内露出的部分上形成包含贵金属的催化剂层;形成第2层,所述第2层将上述催化剂层中的与上述第1及第2区域间的边界邻接的部分覆盖,使上述催化剂层中的与上述边界间隔的部分露出;以及,在上述催化剂层及上述第2层的存在下,用包含氧化剂和氟化氢的蚀刻剂对上述基板进行蚀刻。
-
公开(公告)号:CN115117028A
公开(公告)日:2022-09-27
申请号:CN202111009468.3
申请日:2021-08-31
Applicant: 株式会社东芝
Abstract: 一种半导体装置,能够实现包含电容器和电感器的装置的小型化。半导体装置(1)具备:层叠体,包括:导电基板(CS),具有设置有1个以上的凹部TR的第一主面(S1)和作为其背面的第二主面(S2),包含半导体材料;导电层(20b),覆盖所述第一主面(S1)的至少一部分和所述1个以上的凹部(TR)的侧壁及底面;以及电介质层(30),夹设于所述导电基板(CS)与所述导电层(20b)之间,所述导电基板(CS)中的与所述电介质层(30)邻接的部分及所述导电层(20b)分别是电容器(C)的下部电极及上部电极;绝缘层(60a),设置在所述电容器(C)上或者所述第二主面(S2)上;以及电感器(L1),设置在所述绝缘层(60a)上的所述电容器(C)的位置。
-
公开(公告)号:CN113544815A
公开(公告)日:2021-10-22
申请号:CN202080019602.5
申请日:2020-03-10
IPC: H01L21/02 , H01L21/306 , H01L27/11582 , H01L21/336 , H01L29/788 , H01L29/792 , C30B29/06 , C30B29/20 , C30B29/36
Abstract: 本发明的半导体晶圆具备表面,所述表面具有至少一个包含内壁面的槽。槽的内壁面露出。
-
公开(公告)号:CN103403895A
公开(公告)日:2013-11-20
申请号:CN201180066819.2
申请日:2011-06-08
Applicant: 株式会社东芝
CPC classification number: H01L33/38 , H01L33/0079 , H01L33/44 , H01L33/486 , H01L33/50 , H01L33/58 , H01L33/62 , H01L2924/0002 , H01L2924/00
Abstract: 根据一个实施例,半导体发光器件包括半导体层、p侧电极、n侧电极、p侧金属柱、n侧金属柱和绝缘体。该半导体层包括第一表面、与该第一表面相对的第二表面、以及发光层。该p侧金属柱包括p侧外部端子。该n侧金属柱包括n侧外部端子。选自p侧外部端子的面积和平面构造中的至少一个不同于选自n侧外部端子的面积和平面构造中的至少一个。
-
公开(公告)号:CN101254892B
公开(公告)日:2011-09-14
申请号:CN200810082278.2
申请日:2008-02-29
Applicant: 株式会社东芝
IPC: H01L21/14
CPC classification number: B81B7/0077 , B81C2203/0136 , B81C2203/0145
Abstract: 本发明提供一种半导体装置及其制造方法,在具有MEMS部的半导体装置中可以提高制造成品率并提高生产率,并且确保高可靠性。该半导体装置具有:半导体基板(2);MEMS部(3),形成于半导体基板(2)表面;以及,盖部,与MEMS部(3)离开距离配置,覆盖MEMS部(3)地设置于半导体基板(2)的表面;上述盖部由包围MEMS部(3)的侧壁区域(E)和具有中空层且同半导体基板(2)及侧壁区域(E)一起形成封闭空间的顶板区域(F)构成。
-
公开(公告)号:CN115810541A
公开(公告)日:2023-03-17
申请号:CN202210257185.9
申请日:2022-03-16
Applicant: 株式会社东芝
IPC: H01L21/306 , C09K13/08
Abstract: 本发明的实施方式涉及刻蚀方法。本发明提供能够减少使用了催化剂的刻蚀中的加工问题的刻蚀方法。根据实施方式,提供一种刻蚀方法,其为使刻蚀剂接触于形成包含贵金属的催化剂层且由半导体所形成的表面,对由半导体所形成的表面进行刻蚀的刻蚀方法。刻蚀剂包含氧化剂、腐蚀剂和含N的高分子添加剂。
-
公开(公告)号:CN115116840A
公开(公告)日:2022-09-27
申请号:CN202111002368.8
申请日:2021-08-30
Applicant: 株式会社东芝
IPC: H01L21/306 , H01L21/308 , H01L49/02 , C23C18/16 , C23C18/42 , C25D5/02 , C25D7/12
Abstract: 本发明的实施方式涉及蚀刻方法。在使用催化剂的蚀刻中,不易产生加工不良。实施方式的蚀刻方法包括以下工序:在一个主面具有第1及第2区域的基板上形成第1层,所述第1层在覆盖上述第1区域的部分中设置有多个开口或规定多个岛状部的1个以上的开口,覆盖上述第2区域的部分为连续膜;通过镀覆法在上述主面中的在上述多个开口或上述1个以上的开口内露出的部分上形成包含贵金属的催化剂层;形成第2层,所述第2层将上述催化剂层中的与上述第1及第2区域间的边界邻接的部分覆盖,使上述催化剂层中的与上述边界间隔的部分露出;以及,在上述催化剂层及上述第2层的存在下,用包含氧化剂和氟化氢的蚀刻剂对上述基板进行蚀刻。
-
公开(公告)号:CN105990495A
公开(公告)日:2016-10-05
申请号:CN201510093436.4
申请日:2015-03-02
Applicant: 株式会社东芝
IPC: H01L33/48 , H01L33/50 , H01L33/62 , H01L33/46 , H01L25/075
CPC classification number: H01L33/486 , H01L25/0753 , H01L33/50 , H01L33/54 , H01L33/58 , H01L33/62 , H01L2224/13 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的实施方式提供一种能以简单的构造将多芯片封装体中的多个发光元件间连接的发光单元及半导体发光装置。根据实施方式,半导体发光装置具有:多个发光元件,分别具有两个外部端子;及树脂层,一体地支持多个发光元件。多个发光元件包含沿第一方向排列的n个发光元件。n个发光元件的(2×n)个外部端子沿第一方向排列。(2×n)个外部端子中,第一方向的一端的外部端子与第一垫接合,第一方向的另一端的外部端子与第二垫接合,一端的外部端子与另一端的外部端子之间的外部端子与第三垫接合。
-
公开(公告)号:CN103928603A
公开(公告)日:2014-07-16
申请号:CN201410192631.8
申请日:2011-06-07
Applicant: 株式会社东芝
CPC classification number: H01L33/647 , H01L33/0079 , H01L33/44 , H01L33/505 , H01L33/58 , H01L33/62 , H01L33/642 , H01L2924/0002 , H01L2933/0041 , H01L2924/00
Abstract: 本发明提供一种半导体发光器件及其制造方法。根据一个实施例,半导体发光器件包括发光单元、第一和第二导电构件、绝缘层、密封构件和光学层。发光单元包括半导体堆叠体以及第一和第二电极。半导体堆叠体包括第一和第二半导体层以及发光层,并且具有在第二半导体层侧的主表面。第一和第二电极分别连接到主表面侧的第一和第二半导体层。第一导电构件连接到第一电极并且包括覆盖第二半导体层的一部分的第一柱状部分。绝缘层设置在第一柱状部分和第二半导体层的所述部分之间。密封构件覆盖导电构件的侧表面。光学层设置在其它主表面上。
-
公开(公告)号:CN103928595A
公开(公告)日:2014-07-16
申请号:CN201410171281.7
申请日:2011-06-07
Applicant: 株式会社东芝
IPC: H01L33/58
CPC classification number: H01L33/44 , H01L33/0079 , H01L33/0095 , H01L33/50 , H01L33/58 , H01L33/62 , H01L2224/16 , H01L2933/0058
Abstract: 根据一个实施例,一种光学半导体装置,包括发光层、透明层、第一金属柱、第二金属柱和密封层。发光层包括第一主表面、第二主表面、第一电极和第二电极。第二主表面是与第一主表面相对的表面,且第一电极和第二电极形成在第二主表面上。透明层设置在第一主表面上。第一金属柱设置在第一电极上。第二金属柱设置在第二电极上。密封层设置在第二主表面上。该密封层被配置为覆盖发光层的侧表面,并且密封第一金属柱和第二金属柱,而使第一金属柱的端部和第二金属柱的端部暴露在外。
-
-
-
-
-
-
-
-
-