-
公开(公告)号：CN115116840B
公开(公告)日：2025-04-11
申请号：CN202111002368.8
申请日：2021-08-30
Applicant: 株式会社东芝
IPC: H01L21/306 , H01L21/308 , H10D1/68 , C23C18/16 , C23C18/42 , C25D5/02 , C25D7/12
Abstract: 本发明的实施方式涉及蚀刻方法。在使用催化剂的蚀刻中，不易产生加工不良。实施方式的蚀刻方法包括以下工序：在一个主面具有第1及第2区域的基板上形成第1层，所述第1层在覆盖上述第1区域的部分中设置有多个开口或规定多个岛状部的1个以上的开口，覆盖上述第2区域的部分为连续膜；通过镀覆法在上述主面中的在上述多个开口或上述1个以上的开口内露出的部分上形成包含贵金属的催化剂层；形成第2层，所述第2层将上述催化剂层中的与上述第1及第2区域间的边界邻接的部分覆盖，使上述催化剂层中的与上述边界间隔的部分露出；以及，在上述催化剂层及上述第2层的存在下，用包含氧化剂和氟化氢的蚀刻剂对上述基板进行蚀刻。
-
公开(公告)号：CN115117028A
公开(公告)日：2022-09-27
申请号：CN202111009468.3
申请日：2021-08-31
Applicant: 株式会社东芝
Abstract: 一种半导体装置，能够实现包含电容器和电感器的装置的小型化。半导体装置(1)具备：层叠体，包括：导电基板(CS)，具有设置有1个以上的凹部TR的第一主面(S1)和作为其背面的第二主面(S2)，包含半导体材料；导电层(20b)，覆盖所述第一主面(S1)的至少一部分和所述1个以上的凹部(TR)的侧壁及底面；以及电介质层(30)，夹设于所述导电基板(CS)与所述导电层(20b)之间，所述导电基板(CS)中的与所述电介质层(30)邻接的部分及所述导电层(20b)分别是电容器(C)的下部电极及上部电极；绝缘层(60a)，设置在所述电容器(C)上或者所述第二主面(S2)上；以及电感器(L1)，设置在所述绝缘层(60a)上的所述电容器(C)的位置。
-
公开(公告)号：CN101254892B
公开(公告)日：2011-09-14
申请号：CN200810082278.2
申请日：2008-02-29
Applicant: 株式会社东芝
IPC: H01L21/14
CPC classification number: B81B7/0077 , B81C2203/0136 , B81C2203/0145
Abstract: 本发明提供一种半导体装置及其制造方法，在具有MEMS部的半导体装置中可以提高制造成品率并提高生产率，并且确保高可靠性。该半导体装置具有：半导体基板(2)；MEMS部(3)，形成于半导体基板(2)表面；以及，盖部，与MEMS部(3)离开距离配置，覆盖MEMS部(3)地设置于半导体基板(2)的表面；上述盖部由包围MEMS部(3)的侧壁区域(E)和具有中空层且同半导体基板(2)及侧壁区域(E)一起形成封闭空间的顶板区域(F)构成。
-
公开(公告)号：CN112542313B
公开(公告)日：2024-05-14
申请号：CN202010913133.3
申请日：2020-09-03
Applicant: 株式会社东芝
Abstract: 本发明的实施方式涉及电容器。提供一种能够实现较大的电容量的电容器。实施方式的电容器(1)具备：导电基板(CS)，具有第一主面(S1)与第二主面(S2)，在第一主面(S1)的一部分的区域设有一个以上的第一凹部(R1)，在第二主面(S2)中的与第一主面(S1)的上述一部分的区域和第一主面(S1)的其他一部分的区域对应的区域设有一个以上的第二凹部(R2)；导电层(20b)，覆盖第一主面(S1)、第二主面(S2)、第一凹部(R1)的侧壁及底面以及第二凹部(R2)的侧壁及底面；电介质层(30)，夹设于导电基板(CS)与导电层(20b)之间；第一内部电极(70a)，设于第一主面(S1)的上述一部分的区域上，并与导电层(20b)电连接；以及第二内部电极(70b)，设于第一主面(S1)的上述其他一部分的区域上，并与导电基板(CS)电连接。
-
公开(公告)号：CN112542313A
公开(公告)日：2021-03-23
申请号：CN202010913133.3
申请日：2020-09-03
Applicant: 株式会社东芝
Abstract: 本发明的实施方式涉及电容器。提供一种能够实现较大的电容量的电容器。实施方式的电容器(1)具备：导电基板(CS)，具有第一主面(S1)与第二主面(S2)，在第一主面(S1)的一部分的区域设有一个以上的第一凹部(R1)，在第二主面(S2)中的与第一主面(S1)的上述一部分的区域和第一主面(S1)的其他一部分的区域对应的区域设有一个以上的第二凹部(R2)；导电层(20b)，覆盖第一主面(S1)、第二主面(S2)、第一凹部(R1)的侧壁及底面以及第二凹部(R2)的侧壁及底面；电介质层(30)，夹设于导电基板(CS)与导电层(20b)之间；第一内部电极(70a)，设于第一主面(S1)的上述一部分的区域上，并与导电层(20b)电连接；以及第二内部电极(70b)，设于第一主面(S1)的上述其他一部分的区域上，并与导电基板(CS)电连接。
-
Patent Agency Ranking
公开(公告)号：CN107665820B
公开(公告)日：2021-02-19
申请号：CN201710505113.0
申请日：2017-06-28
Applicant: 株式会社东芝
IPC: H01L21/306
Abstract: 本发明的实施方式涉及蚀刻方法、半导体芯片的制造方法及物品的制造方法。提供难以产生针状残留部的蚀刻方法。实施方式的蚀刻方法包括以下步骤：在由半导体形成的表面上形成由贵金属形成的催化剂层(6)，所述催化剂层(6)包含将上述表面至少部分地被覆的第1部分(4)、和位于第1部分(4)上且与上述第1部分(4)相比表观上的密度较小、且较厚的第2部分(5)；和向上述催化剂层(6)供给蚀刻剂(7)，基于上述催化剂层(6)的作为催化剂的作用，对上述表面进行蚀刻。
-
公开(公告)号：CN110637359A
公开(公告)日：2019-12-31
申请号：CN201980002456.2
申请日：2019-01-09
Applicant: 株式会社东芝
IPC: H01L21/822 , H01G4/33 , H01L27/04
Abstract: 提供一种能够实现大的电容量的电容器。实施方式的电容器(1A)包括：基板(10)，具有第一面与第二面，设置有一个以上的贯通孔(TH1)，该一个以上的贯通孔(TH1)分别从所述第一面延伸至所述第二面；第一导电层(20a)，覆盖所述第一面、所述第二面以及所述一个以上的贯通孔(TH1)的侧壁；第二导电层(20b)，隔着所述第一导电层(20a)而与所述第一面、所述第二面以及所述一个以上的贯通孔(TH1)的侧壁相对；以及电介质层(50)，夹设于所述第一导电层(20a)与所述第二导电层(20b)之间。
-
公开(公告)号：CN102270721B
公开(公告)日：2015-06-03
申请号：CN201110159444.6
申请日：2011-06-07
Applicant: 株式会社东芝
CPC classification number: H01L33/647 , H01L33/0079 , H01L33/44 , H01L33/505 , H01L33/58 , H01L33/62 , H01L33/642 , H01L2924/0002 , H01L2933/0041 , H01L2924/00
Abstract: 本发明提供一种半导体发光器件及其制造方法。根据一个实施例，半导体发光器件包括发光单元、第一和第二导电构件、绝缘层、密封构件和光学层。发光单元包括半导体堆叠体以及第一和第二电极。半导体堆叠体包括第一和第二半导体层以及发光层，并且具有在第二半导体层侧的主表面。第一和第二电极分别连接到主表面侧的第一和第二半导体层。第一导电构件连接到第一电极并且包括覆盖第二半导体层的一部分的第一柱状部分。绝缘层设置在第一柱状部分和第二半导体层的所述部分之间。密封构件覆盖导电构件的侧表面。光学层设置在其它主表面上。
-
公开(公告)号：CN104637877A
公开(公告)日：2015-05-20
申请号：CN201410640037.0
申请日：2014-11-13
Applicant: 株式会社东芝
CPC classification number: H01L24/32 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2224/83191 , H01L2924/10156 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
Abstract: 本发明的实施方式涉及半导体芯片的制造方法、半导体芯片及半导体装置。实施方式的半导体芯片的制造方法包括：在半导体基板上形成分别包含保护膜的多个蚀刻掩膜，划分出所述半导体基板中的被所述多个蚀刻掩膜保护的多个第1区域和所述半导体基板中的作为露出的区域的第2区域；通过化学蚀刻处理将所述第2区域各向异性地除去，形成分别具有至少一部分位于与所述蚀刻掩膜的端面同一面内的侧壁和到达所述半导体基板的背面的底部的多个槽，由此，将所述半导体基板单片化成与所述多个第1区域对应的多个芯片主体。
-
公开(公告)号：CN115810541A
公开(公告)日：2023-03-17
申请号：CN202210257185.9
申请日：2022-03-16
Applicant: 株式会社东芝
IPC: H01L21/306 , C09K13/08
Abstract: 本发明的实施方式涉及刻蚀方法。本发明提供能够减少使用了催化剂的刻蚀中的加工问题的刻蚀方法。根据实施方式，提供一种刻蚀方法，其为使刻蚀剂接触于形成包含贵金属的催化剂层且由半导体所形成的表面，对由半导体所形成的表面进行刻蚀的刻蚀方法。刻蚀剂包含氧化剂、腐蚀剂和含N的高分子添加剂。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.03 seconds)
