-
公开(公告)号：CN116265163A
公开(公告)日：2023-06-20
申请号：CN202211327279.5
申请日：2022-10-27
Applicant: 株式会社东芝
Inventor： 富冈泰造
IPC: B23K20/12 , B23K103/18
Abstract: 本发明提供异种金属的接合方法、接合体以及接合装置，能够将由熔点不同的金属构成的薄板彼此良好地对接接合。实施方式的异种金属的接合方法使用摩擦热将呈板状且包含第1金属的第1部件与呈板状且包含熔点比上述第1金属的熔点高的第2金属的第2部件对接接合。上述异种金属的接合方法包括：使上述第2部件的端部重叠在上述第1部件的端部上的工序；以及使前端具有凸部且旋转的接合工具抵接于上述第2部件的与上述第1部件重叠的重叠部，将上述第2部件朝向上述第1部件加压的工序。在将上述第2部件朝向上述第1部件加压时，使上述旋转的接合工具的前端不与上述第1部件接触。
-
公开(公告)号：CN104637877A
公开(公告)日：2015-05-20
申请号：CN201410640037.0
申请日：2014-11-13
Applicant: 株式会社东芝
CPC classification number: H01L24/32 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2224/83191 , H01L2924/10156 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
Abstract: 本发明的实施方式涉及半导体芯片的制造方法、半导体芯片及半导体装置。实施方式的半导体芯片的制造方法包括：在半导体基板上形成分别包含保护膜的多个蚀刻掩膜，划分出所述半导体基板中的被所述多个蚀刻掩膜保护的多个第1区域和所述半导体基板中的作为露出的区域的第2区域；通过化学蚀刻处理将所述第2区域各向异性地除去，形成分别具有至少一部分位于与所述蚀刻掩膜的端面同一面内的侧壁和到达所述半导体基板的背面的底部的多个槽，由此，将所述半导体基板单片化成与所述多个第1区域对应的多个芯片主体。
-
公开(公告)号：CN101231946A
公开(公告)日：2008-07-30
申请号：CN200810008863.8
申请日：2008-01-25
Applicant: 株式会社东芝
IPC: H01L21/00 , H01L21/78 , H01L21/607 , H01L27/04
CPC classification number: H01L21/78 , H01L23/29 , H01L23/291 , H01L23/293 , H01L23/298 , H01L2224/0554 , H01L2224/0557 , H01L2224/05571 , H01L2224/05573 , H01L2224/16 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/19043 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: 对于为了减小在半导体基板上所形成的电路元件间的电阻而在半导体基板的面上形成有导电层的半导体元件，在通过施加超声波振动而倒装片式安装该半导体元件时，防止由施加超声波振动的结合工具切削导电层，并防止因所切削的切屑附着在结合工具上而引起的半导体元件的安装状态的偏差。在半导体元件的制造方法中，具有以下工序：在一个主面上形成有电路元件的半导体晶片的另一个主面上形成导电层；在覆盖上述导电层上的至少一部分的区域内，形成相比于该导电层具有难切削性的保护层；以及将上述半导体晶片按照每个半导体元件切断。
-
公开(公告)号：CN1738004A
公开(公告)日：2006-02-22
申请号：CN200510092145.X
申请日：2005-08-16
Applicant: 株式会社东芝
IPC: H01L21/302 , H01L21/60
CPC classification number: H01L21/304 , H01L21/30604 , H01L24/75 , H01L24/81 , H01L2224/73204 , H01L2924/13091 , H01L2924/14 , H01L2924/00
Abstract: 根据制造半导体晶片和半导体器件的方法，半导体晶片的背面接地，并通过干或湿腐蚀，使分割的半导体晶片上的半导体芯片的背面具有基本相等的表面粗糙度。通过突起采用热压缩和超声波振动将半导体芯片接合到引线框上。
-
公开(公告)号：CN109564898B
公开(公告)日：2022-08-30
申请号：CN201780048297.0
申请日：2017-07-27
Applicant: 株式会社东芝
Abstract: 实施方式的半导体模块包含半导体元件、金属基体、基板和金属层。上述金属基体具有搅拌部。上述基板位于上述半导体元件与上述金属基体之间。上述金属层与上述搅拌部相接，且位于上述金属基体与上述基板之间。
-
Patent Agency Ranking
公开(公告)号：CN107042359B
公开(公告)日：2019-07-16
申请号：CN201710064495.8
申请日：2017-02-03
Applicant: 株式会社东芝
IPC: B23K20/12
CPC classification number: B23K20/1255 , B23K20/1265 , B23K20/2336
Abstract: 本发明的实施方式涉及的摩擦搅拌接合方法中，相对于由第1金属部件、主元素与所述第1金属部件所含的主元素相同的第2金属部件、和夹在所述第1金属部件的至少一部分与所述第2金属部件的至少一部分之间且主元素与所述第1金属部件及所述第2金属部件所含的主元素相同、粒径为20μm以下的第3金属部件构成的被接合部件，一边使前端具有突起的工具旋转一边向所述被接合部件按压，从而将所述第1金属部件、所述第2金属部件和所述第3金属部件接合。
-
公开(公告)号：CN102412380A
公开(公告)日：2012-04-11
申请号：CN201110227438.X
申请日：2011-08-05
Applicant: 株式会社东芝
CPC classification number: H01M2/30 , B23K20/10 , B23K2101/38 , B23K2103/10 , H01M2/263
Abstract: 本发明提供了一种电池，它包括容器、包括正电极和负电极的电极组、多个从电极组的正电极和负电极中的任一个延伸并且彼此重叠的集电片；通过超声波焊接结合至至少一个集电片引线、设计成封闭容器的开口部分的盖和设置在盖上并且经由引线连接至至少一个集电片的外部端子，其中引线具有在引线中从超声波焊接部分向至少一个集电片到外部端子的延伸的中间增大的横截面积。
-
公开(公告)号：CN1495894A
公开(公告)日：2004-05-12
申请号：CN03148062.4
申请日：2003-06-27
Applicant: 株式会社东芝
CPC classification number: H01L31/167 , H01L25/167 , H01L2224/45144 , H01L2224/48227 , H01L2224/48471 , H01L2924/12041 , H01L2924/13091 , H01L2924/00014 , H01L2924/00
Abstract: 本发明的光耦合半导体器件具有：在第1布线基板的主面表面上形成、位于第2布线基板的开口部的对角上的安装电极和引线电极；一个极与安装电极连接，另一个极经引线与引线电极连接的发光元件；在第2布线基板的主面表面上，夹着第2布线基板所成的开口部而设置的第1和第2电极焊区；以堵塞第2布线基板所成的开口部的方式配置、与第1电极焊区连接、与发光元件相向的光接收元件；以及与第2电极焊区连接、与引线相向的开关元件。
-
-
公开(公告)号：CN104637877B
公开(公告)日：2018-04-06
申请号：CN201410640037.0
申请日：2014-11-13
Applicant: 株式会社东芝
CPC classification number: H01L24/32 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2224/83191 , H01L2924/10156 , H01L2924/00014 , H01L2924/00012
Abstract: 本发明的实施方式涉及半导体芯片的制造方法、半导体芯片及半导体装置。实施方式的半导体芯片的制造方法包括：在半导体基板上形成分别包含保护膜的多个蚀刻掩膜，划分出所述半导体基板中的被所述多个蚀刻掩膜保护的多个第1区域和所述半导体基板中的作为露出的区域的第2区域；通过化学蚀刻处理将所述第2区域各向异性地除去，形成分别具有至少一部分位于与所述蚀刻掩膜的端面同一面内的侧壁和到达所述半导体基板的背面的底部的多个槽，由此，将所述半导体基板单片化成与所述多个第1区域对应的多个芯片主体。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.026 seconds)
