公开(公告)号：CN101154642A

公开(公告)日：2008-04-02

申请号：CN200710161214.7

申请日：2007-09-25

Applicant: 株式会社东芝

Inventor： 小幡进 ,  小松出 ,  井口知洋 ,  木谷智之 ,  平原昌子 ,  浮田康成 ,  樋口和人

IPC: H01L23/488 ,  H01L21/50 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L23/49562 ,  H01L23/3135 ,  H01L23/49524 ,  H01L24/24 ,  H01L24/40 ,  H01L24/82 ,  H01L24/84 ,  H01L2224/24246 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/8485 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供一种可靠性高、容易制造且能使内阻更加降低的半导体器件及其制造方法。本发明的半导体器件具有：半导体元件3；引线4，具有与设置在半导体元件3上的电极连接的电极；以及金属膜6，使半导体元件3的电极与引线4的电极电连接。

公开(公告)号：CN101261971A

公开(公告)日：2008-09-10

申请号：CN200810082197.2

申请日：2008-03-07

Applicant: 株式会社东芝

Inventor： 东条启 ,  木谷智之 ,  井口知洋 ,  平原昌子 ,  西内秀夫

IPC: H01L23/48 ,  H01L23/31 ,  H01L21/50 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L2224/48091 ,  H01L2924/00014

Abstract: 本发明提供一种通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。具备：第一表面(5a)上配设有半导体元件的第一电极(5a1)并且与第一表面(5a)相对置的第二表面(5b)上配设有半导体元件的第二电极(5b1)的半导体芯片(5)；连接在第一表面(5a)上的第一导电性部件(6a)；连接在第二表面(5b)上的第二导电性部件(6b)；与第一导电性部件(6a)连接并且具有比第一导电性部件(6a)大的连接面积的第一外部电极(2a)；与第二导电性部件(6b)连接，并且具有比第二导电性部件(6b)大的连接面积的第二外部电极(2b)；以及在第一和第二外部电极(2b、2b)之间利用加热进行熔融及硬化来密封半导体芯片(5)和导电性部件(6)的密封材料(3)。

公开(公告)号：CN100580875C

公开(公告)日：2010-01-13

申请号：CN200810008863.8

申请日：2008-01-25

Applicant: 株式会社东芝

Inventor： 木谷智之 ,  井口知洋 ,  平原昌子 ,  西内秀夫 ,  东条启 ,  富冈泰造

IPC: H01L21/00 ,  H01L21/78 ,  H01L21/607 ,  H01L27/04

CPC classification number: H01L21/78 ,  H01L23/29 ,  H01L23/291 ,  H01L23/293 ,  H01L23/298 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19043 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 对于为了减小在半导体基板上所形成的电路元件间的电阻而在半导体基板的面上形成有导电层的半导体元件，在通过施加超声波振动而倒装片式安装该半导体元件时，防止由施加超声波振动的结合工具切削导电层，并防止因所切削的切屑附着在结合工具上而引起的半导体元件的安装状态的偏差。在半导体元件的制造方法中，具有以下工序：在一个主面上形成有电路元件的半导体晶片的另一个主面上形成导电层；在覆盖上述导电层上的至少一部分的区域内，形成相比于该导电层具有难切削性的保护层；以及将上述半导体晶片按照每个半导体元件切断。

公开(公告)号：CN101261971B

公开(公告)日：2010-04-14

申请号：CN200810082197.2

申请日：2008-03-07

Applicant: 株式会社东芝

Inventor： 东条启 ,  木谷智之 ,  井口知洋 ,  平原昌子 ,  西内秀夫

IPC: H01L23/48 ,  H01L23/31 ,  H01L21/50 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L2224/48091 ,  H01L2924/00014

Abstract: 本发明提供一种通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。具备：第一表面(5a)上配设有半导体元件的第一电极(5a1)并且与第一表面(5a)相对置的第二表面(5b)上配设有半导体元件的第二电极(5b1)的半导体芯片(5)；连接在第一表面(5a)上的第一导电性部件(6a)；连接在第二表面(5b)上的第二导电性部件(6b)；与第一导电性部件(6a)连接并且具有比第一导电性部件(6a)大的连接面积的第一外部电极(2a)；与第二导电性部件(6b)连接，并且具有比第二导电性部件(6b)大的连接面积的第二外部电极(2b)；以及在第一和第二外部电极(2b、2b)之间利用加热进行熔融及硬化来密封半导体芯片(5)和导电性部件(6)的密封材料(3)。

公开(公告)号：CN101231946A

公开(公告)日：2008-07-30

申请号：CN200810008863.8

申请日：2008-01-25

Applicant: 株式会社东芝

Inventor： 木谷智之 ,  井口知洋 ,  平原昌子 ,  西内秀夫 ,  东条启 ,  富冈泰造

IPC: H01L21/00 ,  H01L21/78 ,  H01L21/607 ,  H01L27/04

CPC classification number: H01L21/78 ,  H01L23/29 ,  H01L23/291 ,  H01L23/293 ,  H01L23/298 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19043 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 对于为了减小在半导体基板上所形成的电路元件间的电阻而在半导体基板的面上形成有导电层的半导体元件，在通过施加超声波振动而倒装片式安装该半导体元件时，防止由施加超声波振动的结合工具切削导电层，并防止因所切削的切屑附着在结合工具上而引起的半导体元件的安装状态的偏差。在半导体元件的制造方法中，具有以下工序：在一个主面上形成有电路元件的半导体晶片的另一个主面上形成导电层；在覆盖上述导电层上的至少一部分的区域内，形成相比于该导电层具有难切削性的保护层；以及将上述半导体晶片按照每个半导体元件切断。