-
公开(公告)号：CN115598483A
公开(公告)日：2023-01-13
申请号：CN202211113580.6
申请日：2022-09-14
Applicant: 上海精密计量测试研究所(CN)
IPC: G01R31/26
Abstract: 本发明提供了一种Pt传感器实时监测加电状态下功率二极管结温的方法，其特征在于，包括：S1：在PCB覆铜板上制备Pt薄膜电阻温度传感器；S2：确定该Pt薄膜电阻温度传感器电阻和温度的换算M系数；S3：制备芯片底部有Pt薄膜电阻温度传感器的功率二极管；S6：将功率二极管接入老化电路，实时监测Pt薄膜电阻温度传感器电阻，通过Pt薄膜电阻温度传感器监测加电状态下的二极管结温。本发明相比于只能测试器件表面温度的热电偶法，测温的可重复性和均一性更好；相比于红外法，不需要考虑表面封装材料发射率的影响，测试的芯片结温更准确；相比于热阻测试法，在二极管加电测试过程中无需进行热阻测试，就可解决传统测试无法实时监测二极管结温的不足。
-
公开(公告)号：CN111474465B
公开(公告)日：2022-06-24
申请号：CN202010341888.0
申请日：2020-04-27
Applicant: 上海精密计量测试研究所
IPC: G01R31/311 , G01R1/04
Abstract: 本发明涉及用于EMMI分析的扁平封装半导体器件夹具及分析方法，夹具包括PCB基板、排针、底座、底座插针、簧片阵列、压杆和杆套；底座设置在PCB基板上；底座上设有两列所述簧片阵列；杆套设置在PCB基板上，压杆与杆套连接；待分析扁平封装半导体器件置于底座上，器件两侧的两管脚阵列分别与两列簧片阵列对接，压杆一端部紧压在器件的边框上，使器件管脚阵列与簧片阵列压紧连接；PCB基板上排布有微带引线，簧片阵列通过底座插针与微带引线连接，微带引线与排针连接。本发明的用于EMMI分析的扁平封装半导体器件夹具及分析方法，既能保证扁平封装半导体器件管脚与夹具良好连接，又能使扁平封装半导体器件的芯片充分暴露。
-
公开(公告)号：CN111273164B
公开(公告)日：2022-05-27
申请号：CN202010165155.6
申请日：2020-03-11
Applicant: 上海精密计量测试研究所
IPC: G01R31/311 , G01R31/28
Abstract: 本发明公开了一种电压调整器动态EMMI分析系统及分析方法,包括：EMMI平台、PCB基板、外部电源、信号发生器、V‑I源。PCB基板置于EMMI平台上，PCB基板上通过插针安装有夹具一和夹具二，PCB基板包括信号端、电源端、公共地、负载端4个端口，4个端口分别与信号发生器、外部电源、系统地、V‑I源相连，夹具一和夹具二分别用以安装失效电压调器和正常电压调整器。通过包含外部电源、信号发生器、V‑I源在内的动态EMMI分析系统，能够使电压调整器内部器件进入工作状态，从而有效激发能够被微光显微镜获所取的缺陷。将失效电压调整器和正常电压调整器进行相同方式的加电，并且通过开关进行统一切换，能够快速实现动态EMMI图像的对比。
-
公开(公告)号：CN113961243A
公开(公告)日：2022-01-21
申请号：CN202111037489.6
申请日：2021-09-06
Applicant: 上海精密计量测试研究所
IPC: G06F8/76
Abstract: 本发明公开了下位机FPGA软件通用框架，包括：通讯模块、执行模块；通讯模块向上经通讯接口芯片与上位机通讯，向下与软件内部的用于控制执行部件的执行模块通讯，进而控制各执行部件；通讯模块与通讯接口芯片的交互协议是底层协议，底层协议由通讯接口芯片与FPGA的交互时序决定；通讯模块与执行模块的交互协议属于顶层协议；上位机经过通讯接口芯片向FPGA发送的指令数据包由通讯模块解析，解析后的指令分发到相应执行模块执行，通讯模块从执行模块获得指令执行结果，由通讯模块组建回复数据包后通过通讯接口芯片向上位机的指令进行回复，每一条指令都对应一条回复。采用本发明使FPGA软件的具有统一的架构，增强了软件的可移植性，加速了研发。
-
-
Patent Agency Ranking
公开(公告)号：CN111090039A
公开(公告)日：2020-05-01
申请号：CN201911081430.X
申请日：2019-11-07
Applicant: 上海精密计量测试研究所
IPC: G01R31/3185
Abstract: 本发明实施例提供了一种FPGA功能测试装置，其特征在于，包括上位机和FPGA功能测试板；其中，上位机运行有上位机软件，用于配置FPGA，显示自测试结果；上位机上存储有用于FPGA功能测试的自测试程序；FPGA功能测试板上设置有接口芯片与待测的FPGA，所述接口芯片分别与上位机和待测的FPGA连接，用于接收由上位机传送的自测试程序，并将自测试程序配置至待测FPGA上，开启测试，并将FPGA的测试结果回传至上位机软件。
-
公开(公告)号：CN111060796A
公开(公告)日：2020-04-24
申请号：CN201911262362.7
申请日：2019-12-11
Applicant: 上海精密计量测试研究所 , 上海航天控制技术研究所
IPC: G01R31/26
Abstract: 本发明实施例提供了一种用于光敏三级管空间位移效应检测方法，其特征在于，包括步骤：步骤1：将辐照电路单元送入位于质子加速器束流出口处；其中，辐照电路单元包括：光电转换单元、电压采集单元、偏置电路以及至少两个光敏三级管；步骤2：加工作电压对辐照电路单元进行辐照前通电测试，确保其能正常工作；步骤3：开始质子辐照试验，试验过程中通过路径选通切换单元实时记录采样电压；步骤4：改变试验条件，测试光敏三级管质子辐射下的测试数据。
-
公开(公告)号：CN109580305A
公开(公告)日：2019-04-05
申请号：CN201811509557.2
申请日：2018-12-11
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01N1/28
Abstract: 一种横向元器件制样研磨的方法，该方法步骤如下：步骤一、根据元器件的高度首先确定样品高度，并在制样前于模具内侧标记第一高度，以及第二高度，确保元器件位于样品高度上的中心；步骤二、按要求配置环氧树脂，并将环氧树脂加至模具内的第一高度处；步骤三、待环氧树脂固化后，将元器件横向置于其表面的正中心处；步骤四、再次将环氧树脂加至第二高度，此时元器件位于样品高度上的中心；步骤五、固化后完成制样，新方法与传统制样方法相比，样品体积会有效减小；步骤六、粗磨；步骤七、精磨：使用细砂纸进行精磨，直至形貌达到最佳观测效果；步骤八、抛光：用抛光液及相匹配的抛光布抛光，直至形貌达到最佳观测效果。
-
公开(公告)号：CN108258379A
公开(公告)日：2018-07-06
申请号：CN201711201252.0
申请日：2017-11-27
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
Abstract: 本发明提供了一种基于LTCC技术的毫米波3D同轴传输线设计制造方法，LTCC技术是一种多层布线、立体互连技术，可实现100层的陶瓷基片烧结。本发明采用在毫米波频段内低损耗的Ferro A6M陶瓷材料作为基片，在单层基片上利用激光工艺加工准直度和形貌均良好的通孔，利用激光对准技术将多个通孔进行高精度对准，利用圆形保护焊盘将多个填充了金属浆料单层的通孔互连，叠加成所需要的高度的长通孔；利用环形保护焊盘将外围的长通孔互连，两者围绕成网状结构充当外导体，从而构建3D结构的毫米波同轴传输线。仿真结果显示，新型高可靠性同轴传输线可工作至300 GHz。
-
公开(公告)号：CN117894818A
公开(公告)日：2024-04-16
申请号：CN202311763529.4
申请日：2023-12-21
Applicant: 上海精密计量测试研究所
IPC: H01L29/06 , G06F30/20 , H01L29/78 , H01L21/336 , G06F111/10
Abstract: 本发明公开了一种基于SIC‑VDMOSFET器件的单粒子烧毁加固结构及其制备方法，通过识别出器件中SEB的敏感区域，针对该位置在N型漂移区结构中合理设置二氧化硅阻挡区，在牺牲少量电特性的前提下，通过阻止出现需要同时承受高电应力与热应力的超高瞬时体积功率区域，提高SEB敏感区域的抗单粒子烧毁能力，进而提高器件整体的抗单粒子烧毁能力。本发明聚焦于电场峰值以及碰撞电离过程，绕开了当前SiC器件的单粒子烧毁机制不明的问题，并具有加固方案相对简单，方案实施更为明确，加固效果受流片工艺线的限制相对较小的特点。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.031 seconds)
