下位机FPGA软件通用框架
    2.
    发明授权

    公开(公告)号:CN113961243B

    公开(公告)日:2024-11-05

    申请号:CN202111037489.6

    申请日:2021-09-06

    Abstract: 本发明公开了下位机FPGA软件通用框架,包括:通讯模块、执行模块;通讯模块向上经通讯接口芯片与上位机通讯,向下与软件内部的用于控制执行部件的执行模块通讯,进而控制各执行部件;通讯模块与通讯接口芯片的交互协议是底层协议,底层协议由通讯接口芯片与FPGA的交互时序决定;通讯模块与执行模块的交互协议属于顶层协议;上位机经过通讯接口芯片向FPGA发送的指令数据包由通讯模块解析,解析后的指令分发到相应执行模块执行,通讯模块从执行模块获得指令执行结果,由通讯模块组建回复数据包后通过通讯接口芯片向上位机的指令进行回复,每一条指令都对应一条回复。采用本发明使FPGA软件的具有统一的架构,增强了软件的可移植性,加速了研发。

    测试设备的软件通用测试平台对专用测试程序的调用方法

    公开(公告)号:CN109491724A

    公开(公告)日:2019-03-19

    申请号:CN201811335645.5

    申请日:2018-11-11

    Inventor: 项宗杰 王兰来

    Abstract: 本发明提供的测试设备的软件通用测试平台对专用测试程序的调用方法,开启测试设备软件通用测试平台的可执行文件,根据被测对象,载入相应的以动态链接库文件为形式的专用测试程序,启动测试。不同的被测对象,对应的专用测试程序是不同的,但是与通用测试平台之间的调用接口是相同的。本发明提供的测试设备的软件通用测试平台对专用测试程序的调用方法,能够方便用户进行二次开发,解决了通用测试程序和专用测试程序分割的问题。

    一种结构差异法获取LED荧光胶最高温度的方法

    公开(公告)号:CN115900985A

    公开(公告)日:2023-04-04

    申请号:CN202211113585.9

    申请日:2022-09-14

    Abstract: 本发明提供了一种结构差异法获取LED荧光胶最高温度的方法,其特征在于,包括下述步骤:S1,制备三种封装结构的LED器件,LED器件I芯片裸露,LED器件II芯片表面覆盖硅胶,LED器件III芯片表面覆盖荧光胶;S2,与三种器件对应分别建立三种光学和热学结构不同的模型;S3,积分球分别测试LED器件II和LED器件III的光辐射功率,分别获得LED器件III的芯片发热功率和荧光胶发热功率;S4:使用瞬态热阻法测试三种器件的芯片结温和芯片PN结‑环境整体热阻;S5,根据结构差异法,获得LED器件III的荧光胶最高温度。本发明获得LED器件III的荧光胶最高温度,解决了传统方法无法测试LED芯片表面荧光胶最高温度的不足,避免了荧光胶温度过高对LED发光效率和封装可靠性的影响。

    一种基于半导体制冷片的集成电路制冷系统

    公开(公告)号:CN114893925A

    公开(公告)日:2022-08-12

    申请号:CN202111512541.9

    申请日:2021-12-11

    Abstract: 本发明提供了一种基于半导体制冷片的集成电路制冷系统,其特征在于,其包括半导体制冷部和制冷循环部,所述半导体制冷部包括水冷板(1)、半导体制冷片(2),所述水冷板(1)与所述半导体制冷片(2)的热端安装在一起,所述半导体制冷片(2)的冷端紧贴集成电路,所述制冷循环部给所述水冷板(1)提供冷水。由于本发明采用半导体制冷,即利用半导体的帕尔贴‑塞贝克效应制冷,它的机理完全不同于蒸汽压缩式制冷、吸收式制冷,是以温差电现象为基础的制冷方法,具有体积小、灵活性强、简单方便冷热切换容易的优点,非常适宜于微型制冷领域或有特殊要求的用冷场所。

    下位机FPGA软件通用框架
    7.
    发明公开

    公开(公告)号:CN113961243A

    公开(公告)日:2022-01-21

    申请号:CN202111037489.6

    申请日:2021-09-06

    Abstract: 本发明公开了下位机FPGA软件通用框架,包括:通讯模块、执行模块;通讯模块向上经通讯接口芯片与上位机通讯,向下与软件内部的用于控制执行部件的执行模块通讯,进而控制各执行部件;通讯模块与通讯接口芯片的交互协议是底层协议,底层协议由通讯接口芯片与FPGA的交互时序决定;通讯模块与执行模块的交互协议属于顶层协议;上位机经过通讯接口芯片向FPGA发送的指令数据包由通讯模块解析,解析后的指令分发到相应执行模块执行,通讯模块从执行模块获得指令执行结果,由通讯模块组建回复数据包后通过通讯接口芯片向上位机的指令进行回复,每一条指令都对应一条回复。采用本发明使FPGA软件的具有统一的架构,增强了软件的可移植性,加速了研发。

    FPGA结温测试的校准装置及方法

    公开(公告)号:CN111123184A

    公开(公告)日:2020-05-08

    申请号:CN201911081428.2

    申请日:2019-11-07

    Abstract: 本发明实施例提供了一种FPGA结温测试的校准装置,其特征在于,包括设置在高低温箱内的待结温测试的FPGA,和与FPGA的结温测试管脚连接的温度AD转换器;以及设置在高低温箱外的第一数字处理单元,所述第一数字处理单元用于解析并显示所述温度AD转换器输出的表征温度的数字信号;以及第一电源组和第二电源组,其中,第一电源组为FPGA模块供电,所述第二电源组为该校准装置的其他元件供电;当测试时,电源组A停止对FPGA供电,电源组B持续供电。

    FPGA结温测试的校准装置
    10.
    实用新型

    公开(公告)号:CN211979182U

    公开(公告)日:2020-11-20

    申请号:CN201921931514.3

    申请日:2019-11-07

    Abstract: 本实用新型实施例提供了一种FPGA结温测试的校准装置,其特征在于,包括设置在高低温箱内的待结温测试的FPGA,和与FPGA的结温测试管脚连接的温度AD转换器;以及设置在高低温箱外的第一数字处理单元,所述第一数字处理单元显示所述温度AD转换器输出的表征温度的数字信号;以及第一电源组和第二电源组,其中,第一电源组为FPGA模块供电,所述第二电源组为该校准装置的其他元件供电;当测试时,电源组A停止对FPGA供电,电源组B持续供电。

Patent Agency Ranking