-
公开(公告)号：CN106680690B
公开(公告)日：2020-02-07
申请号：CN201611026987.X
申请日：2016-11-17
Applicant: 上海精密计量测试研究所 , 上海航天探维传媒科技有限公司
Abstract: 本发明解决其技术问题所采用的技术方案是：提供一种应用于ATE测试的单端输入差分输出的时钟驱动方法，使用差分放大器THS4503及其外围电路，将MicroFLEX产生的单端数字信号转换为AD6645所需要差分数字信号，步骤如下：步骤一：根据ATE产生单端数字信号的幅度范围和带宽，确定所需要的差分放大器的增益和带宽；步骤二：反馈电阻和增益电阻阻值的计算，如果信号源有阻抗，还要进行阻抗匹配；步骤三：根据差分放大器的工作原理进行外围电路设计；步骤四：通过MicroFLEX的IG‑XL软件编程来产生和控制信号。
-
公开(公告)号：CN106680690A
公开(公告)日：2017-05-17
申请号：CN201611026987.X
申请日：2016-11-17
Applicant: 上海精密计量测试研究所 , 上海航天探维传媒科技有限公司
Abstract: 本发明解决其技术问题所采用的技术方案是：提供一种应用于ATE测试的单端输入差分输出的时钟驱动方法，使用差分放大器THS4503及其外围电路，将MicroFLEX产生的单端数字信号转换为AD6645所需要差分数字信号，步骤如下：步骤一：根据ATE产生单端数字信号的幅度范围和带宽，确定所需要的差分放大器的增益和带宽；步骤二：反馈电阻和增益电阻阻值的计算，如果信号源有阻抗，还要进行阻抗匹配；步骤三：根据差分放大器的工作原理进行外围电路设计；步骤四：通过MicroFLEX的IG‑XL软件编程来产生和控制信号。
-
公开(公告)号：CN117890758A
公开(公告)日：2024-04-16
申请号：CN202311757259.6
申请日：2023-12-20
Applicant: 上海精密计量测试研究所
Abstract: 本发明提供一种FPGA芯片高温筛选测试装置，包括工装socket、温控板、接口板和ATE设备；所述工装socket内设置有热敏电阻、大功率加热电阻和风扇；所述接口板上设置有信号接口；所述温控板通过金手指接插件与接口板进行信号交互，温控板通过接口板和ATE设备在硬件上形成通讯链路；通过所述温控板进行FPGA芯片的温度控制，并将温控效果自动反馈给所述ATE设备，当检测到芯片温度达到测试要求时，机台端自动开始测试。本发明提供的FPGA芯片高温筛选测试装置及其测试方法减少了人工操作，简化了测试流程，节省了占地面积。
-
公开(公告)号：CN108226746B
公开(公告)日：2020-11-20
申请号：CN201711201411.7
申请日：2017-11-27
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01R31/28
Abstract: 本发明提供了一种基于Micro FLEX的跨导运放MAX436的测试方法，本发明解决了传统测试方法数度慢，精度低，无法进行自动化测试的缺点。使用电阻跨导网络，免去了运放反馈电路，优化了测试线路，通过测试程序控制输入、输出信号，实现了不同参数连续自动测试，提高了测试速度，使用阻抗匹配，保证了测试的精度，从而达到快速，准确，稳定测试的目的。
-
公开(公告)号：CN113961243B
公开(公告)日：2024-11-05
申请号：CN202111037489.6
申请日：2021-09-06
Applicant: 上海精密计量测试研究所
IPC: G06F8/76
Abstract: 本发明公开了下位机FPGA软件通用框架，包括：通讯模块、执行模块；通讯模块向上经通讯接口芯片与上位机通讯，向下与软件内部的用于控制执行部件的执行模块通讯，进而控制各执行部件；通讯模块与通讯接口芯片的交互协议是底层协议，底层协议由通讯接口芯片与FPGA的交互时序决定；通讯模块与执行模块的交互协议属于顶层协议；上位机经过通讯接口芯片向FPGA发送的指令数据包由通讯模块解析，解析后的指令分发到相应执行模块执行，通讯模块从执行模块获得指令执行结果，由通讯模块组建回复数据包后通过通讯接口芯片向上位机的指令进行回复，每一条指令都对应一条回复。采用本发明使FPGA软件的具有统一的架构，增强了软件的可移植性，加速了研发。
-
Patent Agency Ranking
公开(公告)号：CN108226746A
公开(公告)日：2018-06-29
申请号：CN201711201411.7
申请日：2017-11-27
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01R31/28
Abstract: 本发明提供了一种基于Micro FLEX的跨导运放MAX436的测试方法，本发明解决了传统测试方法数度慢，精度低，无法进行自动化测试的缺点。使用电阻跨导网络，免去了运放反馈电路，优化了测试线路，通过测试程序控制输入、输出信号，实现了不同参数连续自动测试，提高了测试速度，使用阻抗匹配，保证了测试的精度，从而达到快速，准确，稳定测试的目的。
-
公开(公告)号：CN109596976B
公开(公告)日：2021-08-27
申请号：CN201811510144.6
申请日：2018-12-11
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01R31/317 , G01R31/3181
Abstract: 本发明的FPGA内部DSP模块的测试方法包括：针对测试项目，PC机生成后缀为coe的数据文件并加载到FPGA内部的RAM中；所述后缀为coe的数据文件伪随机数和伪随机数对应的结果；在PC机上完成测试程序编写；测试程序下载至FPGA，由测试程序对FPGA进行配置；从RAM中读取伪随机数作为FPGA内部DSP模块的输入；比对DSP模块的输出与RAM中的伪随机数对应的结果，获得测试结果。本发明的FPGA内部DSP模块的测试方法利用FPGA内部的RAM存放和读取所需要的伪随机数来实现DSP功能全覆盖测试。
-
公开(公告)号：CN109143026A
公开(公告)日：2019-01-04
申请号：CN201810760552.0
申请日：2018-07-12
Applicant: 上海航天信息研究所 , 上海精密计量测试研究所
IPC: G01R31/28
CPC classification number: G01R31/2855
Abstract: 本发明实施例提供了一种数字测试方法，用于测试待测器件所需的频率高于测试设备的频率的待测器件，包括定义测试设备端的至少两个通道对应待测器件端的其中一个管脚；将通道、管脚均定义为数字通道；建立设备端与管脚的对应关系；对每个数字通道进行定义：对每个数字通道各加载测试待测器件需要的波形信号；包括将每个数字通道的周期等分，份数为所有数字通道的个数，定义等分后的时间段为小周期；数字通道加载的波形信号只分布在一个小周期内，其余小周期内无波形信号，且数字通道加载的波形信号分别置于不同的小周期；波形信号传输至待测器件的一个管脚，管脚接收的周期信号为在每个小周期内均加载有对应每个数字通道的小周期内加载的波形信号。
-
公开(公告)号：CN107677970A
公开(公告)日：2018-02-09
申请号：CN201710709718.1
申请日：2017-08-18
Applicant: 上海精密计量测试研究所
CPC classification number: G01R31/40 , G01R19/0092
Abstract: 本发明提供一种基于自动测试设备的DAC动态电源电流的测试系统，包括：DAC；自动测试设备，包括第一电压电流源模块和第二电压电流源模块，在所述DAC的电源管脚和所述第一电压电流源模块之间串联一个电阻，所述第二电压电流源模块设置为高阻模式。还提供一种对应的测试方法。本发明提供的基于自动测试设备的DAC动态电源电流的测试系统巧妙地利用了电阻的作用，将电流测试转化为电压测试，避免了电流测试中由于不同模式下测试量程不同所产生的冲突。其测试方法能够实现高精度、高可靠性、重复性好的量产测试，解决了DAC量产测试时由于动态电流的测试量程冲突引发的设备报警。
-
公开(公告)号：CN113961243A
公开(公告)日：2022-01-21
申请号：CN202111037489.6
申请日：2021-09-06
Applicant: 上海精密计量测试研究所
IPC: G06F8/76
Abstract: 本发明公开了下位机FPGA软件通用框架，包括：通讯模块、执行模块；通讯模块向上经通讯接口芯片与上位机通讯，向下与软件内部的用于控制执行部件的执行模块通讯，进而控制各执行部件；通讯模块与通讯接口芯片的交互协议是底层协议，底层协议由通讯接口芯片与FPGA的交互时序决定；通讯模块与执行模块的交互协议属于顶层协议；上位机经过通讯接口芯片向FPGA发送的指令数据包由通讯模块解析，解析后的指令分发到相应执行模块执行，通讯模块从执行模块获得指令执行结果，由通讯模块组建回复数据包后通过通讯接口芯片向上位机的指令进行回复，每一条指令都对应一条回复。采用本发明使FPGA软件的具有统一的架构，增强了软件的可移植性，加速了研发。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.042 seconds)
