-
公开(公告)号：CN109655740B
公开(公告)日：2021-07-27
申请号：CN201811518304.1
申请日：2018-12-12
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01R31/3185
Abstract: 本发明提供K7系列FPGA内部CLB模块定位及通用性配置测试方法，包括：定位FPGA内部所有CLB模块的具体位置；对CLB模块阵列进行左右对等分，每等分中同行CLB模块并行，同列CLB模块串行进行配置，实现CLB资源的全覆盖；对配置的CLB模块阵列进行内建自测试，通过实际输出的数据与预期数据的比较，判断CLB模块阵列是否存在缺陷，若某个CLB模块出现问题，根据输出信号与时钟的对应关系，定位CLB模块出错的具体位置。本发明提供的K7系列FPGA内部CLB模块定位及通用性配置测试方法，实现了所有CLB模块的定位，不用计算“空洞”阵列具体位置，优化了配置程序，实现了最优化的配置次数，配置程序具有通用性，减少了程序重复编写的时间。
-
公开(公告)号：CN109655740A
公开(公告)日：2019-04-19
申请号：CN201811518304.1
申请日：2018-12-12
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01R31/3185
Abstract: 本发明提供K7系列FPGA内部CLB模块定位及通用性配置测试方法，包括：定位FPGA内部所有CLB模块的具体位置；对CLB模块阵列进行左右对等分，每等分中同行CLB模块并行，同列CLB模块串行进行配置，实现CLB资源的全覆盖；对配置的CLB模块阵列进行内建自测试，通过实际输出的数据与预期数据的比较，判断CLB模块阵列是否存在缺陷，若某个CLB模块出现问题，根据输出信号与时钟的对应关系，定位CLB模块出错的具体位置。本发明提供的K7系列FPGA内部CLB模块定位及通用性配置测试方法，实现了所有CLB模块的定位，不用计算“空洞”阵列具体位置，优化了配置程序，实现了最优化的配置次数，配置程序具有通用性，减少了程序重复编写的时间。
-
公开(公告)号：CN105652180A
公开(公告)日：2016-06-08
申请号：CN201410724486.3
申请日：2014-12-04
Applicant: 上海精密计量测试研究所
IPC: G01R31/28
Abstract: 一种基于FLEX的平衡调制解调器测试电路，包括第一运算放大器，其包括放大器、比较器、集成输出放大器；第二运算放大器，其包括放大器、比较器、集成输出放大器；及其中，所述第一放大器和第二放大器具有两路不同输入通道，一个时间只有一路工作。本发明采用的电路与现有技术相比，其优点是：解决了传统无法测试既有调制器又有解调器测试要求的器件，实现了调制器、解调器的测试方法，保证了测试的速度和精度，实现了稳定的小电流测试功能。
-
公开(公告)号：CN104280679A
公开(公告)日：2015-01-14
申请号：CN201310293454.8
申请日：2013-07-12
Applicant: 上海精密计量测试研究所
IPC: G01R31/28
Abstract: 本发明的基于FLEX的高速运算放大器测试电路，在高速运算放大器的反向输入端与测试系统MicroFLEX的运放环反向输入端之间并联继电器支路；高速运算放大器的同向输入端分别通过继电器支路与测试系统的运放环同向输入端、视频信号同向输出端、中频信号同向输出端连接，运放环反向输入端和同向输入端的屏蔽层通过继电器可选择与地相连；高速运算放大器的同向输入端串联继电器支路后接地；高速运算放大器的反向输入端与高速运算放大器的输出端之间并联多个继电器支路；高速运算放大器的输出端与地之间并联多个负载支路；高速运算放大器的输出端分别通过继电器支路与测试系统的中频信号同向测量端、视频信号同向测量端、运放环输出端连接。
-
公开(公告)号：CN103389508A
公开(公告)日：2013-11-13
申请号：CN201210140602.8
申请日：2012-05-09
Applicant: 上海精密计量测试研究所
IPC: G01T1/29
Abstract: 本发明涉及一种用于电子加速器束流强度实时监测的装置，包括真空室，位于真空室内的探头，向所述探头提供高压的高压单元，以及收集所述探头所产生次级电子的束流强度显示系统。真空室为高能电子与探头的相互作用提供真空环境；探头与高能电子相互作用产生次级电子；高压单元为次级电子的收集提供高压，微电流计和显示系统对探头输出的次级电子束流进行收集，实时显示束流强度。本发明解决了电子加速器在辐照过程中束流强度变化情况的实时监测问题，对高能电子不会产生阻挡作用，高能电子可以穿过所述用于电子加速器束流强度实时监控的装置。该装置使用方便、可操作性强、稳定性好，对束流强度无损失。
-
Patent Agency Ranking
公开(公告)号：CN109596976B
公开(公告)日：2021-08-27
申请号：CN201811510144.6
申请日：2018-12-11
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01R31/317 , G01R31/3181
Abstract: 本发明的FPGA内部DSP模块的测试方法包括：针对测试项目，PC机生成后缀为coe的数据文件并加载到FPGA内部的RAM中；所述后缀为coe的数据文件伪随机数和伪随机数对应的结果；在PC机上完成测试程序编写；测试程序下载至FPGA，由测试程序对FPGA进行配置；从RAM中读取伪随机数作为FPGA内部DSP模块的输入；比对DSP模块的输出与RAM中的伪随机数对应的结果，获得测试结果。本发明的FPGA内部DSP模块的测试方法利用FPGA内部的RAM存放和读取所需要的伪随机数来实现DSP功能全覆盖测试。
-
公开(公告)号：CN104280679B
公开(公告)日：2018-08-24
申请号：CN201310293454.8
申请日：2013-07-12
Applicant: 上海精密计量测试研究所
IPC: G01R31/28
Abstract: 本发明的基于FLEX的高速运算放大器测试电路，在高速运算放大器的反向输入端与测试系统MicroFLEX的运放环反向输入端之间并联继电器支路；高速运算放大器的同向输入端分别通过继电器支路与测试系统的运放环同向输入端、视频信号同向输出端、中频信号同向输出端连接，运放环反向输入端和同向输入端的屏蔽层通过继电器可选择与地相连；高速运算放大器的同向输入端串联继电器支路后接地；高速运算放大器的反向输入端与高速运算放大器的输出端之间并联多个继电器支路；高速运算放大器的输出端与地之间并联多个负载支路；高速运算放大器的输出端分别通过继电器支路与测试系统的中频信号同向测量端、视频信号同向测量端、运放环输出端连接。
-
公开(公告)号：CN107677970A
公开(公告)日：2018-02-09
申请号：CN201710709718.1
申请日：2017-08-18
Applicant: 上海精密计量测试研究所
CPC classification number: G01R31/40 , G01R19/0092
Abstract: 本发明提供一种基于自动测试设备的DAC动态电源电流的测试系统，包括：DAC；自动测试设备，包括第一电压电流源模块和第二电压电流源模块，在所述DAC的电源管脚和所述第一电压电流源模块之间串联一个电阻，所述第二电压电流源模块设置为高阻模式。还提供一种对应的测试方法。本发明提供的基于自动测试设备的DAC动态电源电流的测试系统巧妙地利用了电阻的作用，将电流测试转化为电压测试，避免了电流测试中由于不同模式下测试量程不同所产生的冲突。其测试方法能够实现高精度、高可靠性、重复性好的量产测试，解决了DAC量产测试时由于动态电流的测试量程冲突引发的设备报警。
-
公开(公告)号：CN106847343A
公开(公告)日：2017-06-13
申请号：CN201611122146.9
申请日：2016-12-08
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G11C29/56
CPC classification number: G11C29/56 , G11C2029/5606
Abstract: 本发明提供一种基于自动测试设备的MARM存储器的测试方法，所述测试方法包括：步骤S1，将自动测试设备与MARM 存储器电连接；步骤S2，对MRAM存储器进行全芯片存储单元读写功能验证；步骤S3，根据MARM存储器工作参数设定要求，对MARM存储器进行直流参数验证和交流参数验证。本发明提供的方法利用自动测试设备针对MARM存储器进行测试，能够发现MARM存储器的故障，所述测试方法能够检测MARM存在的各种可能的失效模式，包括：全芯片存储单元读写功能验证；直流参数验证和交流参数验证。
-
公开(公告)号：CN106526454A
公开(公告)日：2017-03-22
申请号：CN201611042197.0
申请日：2016-11-24
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01R31/28
CPC classification number: G01R31/2834 , G01R31/2868
Abstract: 本发明提供一种基于ATE的FPGA配置芯片的测试方法，其特征在于，包括：设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。本发明提出的基于ATE的FPGA配置芯片的测试方法，基于T5385ES超大规模集成电路存储器测试系统，针对EPCS16SI8N编写专用的测试图形，完成对EPCS16SI8N的测试，检测其可能存在的失效模式。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.037 seconds)
