-
公开(公告)号：CN109655740B
公开(公告)日：2021-07-27
申请号：CN201811518304.1
申请日：2018-12-12
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01R31/3185
Abstract: 本发明提供K7系列FPGA内部CLB模块定位及通用性配置测试方法，包括：定位FPGA内部所有CLB模块的具体位置；对CLB模块阵列进行左右对等分，每等分中同行CLB模块并行，同列CLB模块串行进行配置，实现CLB资源的全覆盖；对配置的CLB模块阵列进行内建自测试，通过实际输出的数据与预期数据的比较，判断CLB模块阵列是否存在缺陷，若某个CLB模块出现问题，根据输出信号与时钟的对应关系，定位CLB模块出错的具体位置。本发明提供的K7系列FPGA内部CLB模块定位及通用性配置测试方法，实现了所有CLB模块的定位，不用计算“空洞”阵列具体位置，优化了配置程序，实现了最优化的配置次数，配置程序具有通用性，减少了程序重复编写的时间。
-
公开(公告)号：CN109655740A
公开(公告)日：2019-04-19
申请号：CN201811518304.1
申请日：2018-12-12
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01R31/3185
Abstract: 本发明提供K7系列FPGA内部CLB模块定位及通用性配置测试方法，包括：定位FPGA内部所有CLB模块的具体位置；对CLB模块阵列进行左右对等分，每等分中同行CLB模块并行，同列CLB模块串行进行配置，实现CLB资源的全覆盖；对配置的CLB模块阵列进行内建自测试，通过实际输出的数据与预期数据的比较，判断CLB模块阵列是否存在缺陷，若某个CLB模块出现问题，根据输出信号与时钟的对应关系，定位CLB模块出错的具体位置。本发明提供的K7系列FPGA内部CLB模块定位及通用性配置测试方法，实现了所有CLB模块的定位，不用计算“空洞”阵列具体位置，优化了配置程序，实现了最优化的配置次数，配置程序具有通用性，减少了程序重复编写的时间。
-
公开(公告)号：CN109596976B
公开(公告)日：2021-08-27
申请号：CN201811510144.6
申请日：2018-12-11
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01R31/317 , G01R31/3181
Abstract: 本发明的FPGA内部DSP模块的测试方法包括：针对测试项目，PC机生成后缀为coe的数据文件并加载到FPGA内部的RAM中；所述后缀为coe的数据文件伪随机数和伪随机数对应的结果；在PC机上完成测试程序编写；测试程序下载至FPGA，由测试程序对FPGA进行配置；从RAM中读取伪随机数作为FPGA内部DSP模块的输入；比对DSP模块的输出与RAM中的伪随机数对应的结果，获得测试结果。本发明的FPGA内部DSP模块的测试方法利用FPGA内部的RAM存放和读取所需要的伪随机数来实现DSP功能全覆盖测试。
-
公开(公告)号：CN106847343A
公开(公告)日：2017-06-13
申请号：CN201611122146.9
申请日：2016-12-08
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G11C29/56
CPC classification number: G11C29/56 , G11C2029/5606
Abstract: 本发明提供一种基于自动测试设备的MARM存储器的测试方法，所述测试方法包括：步骤S1，将自动测试设备与MARM 存储器电连接；步骤S2，对MRAM存储器进行全芯片存储单元读写功能验证；步骤S3，根据MARM存储器工作参数设定要求，对MARM存储器进行直流参数验证和交流参数验证。本发明提供的方法利用自动测试设备针对MARM存储器进行测试，能够发现MARM存储器的故障，所述测试方法能够检测MARM存在的各种可能的失效模式，包括：全芯片存储单元读写功能验证；直流参数验证和交流参数验证。
-
公开(公告)号：CN106526454A
公开(公告)日：2017-03-22
申请号：CN201611042197.0
申请日：2016-11-24
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01R31/28
CPC classification number: G01R31/2834 , G01R31/2868
Abstract: 本发明提供一种基于ATE的FPGA配置芯片的测试方法，其特征在于，包括：设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。本发明提出的基于ATE的FPGA配置芯片的测试方法，基于T5385ES超大规模集成电路存储器测试系统，针对EPCS16SI8N编写专用的测试图形，完成对EPCS16SI8N的测试，检测其可能存在的失效模式。
-
Patent Agency Ranking
公开(公告)号：CN109580305B
公开(公告)日：2021-06-18
申请号：CN201811509557.2
申请日：2018-12-11
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01N1/28
Abstract: 一种横向元器件制样研磨的方法，该方法步骤如下：步骤一、根据元器件的高度首先确定样品高度，并在制样前于模具内侧标记第一高度，以及第二高度，确保元器件位于样品高度上的中心；步骤二、按要求配置环氧树脂，并将环氧树脂加至模具内的第一高度处；步骤三、待环氧树脂固化后，将元器件横向置于其表面的正中心处；步骤四、再次将环氧树脂加至第二高度，此时元器件位于样品高度上的中心；步骤五、固化后完成制样，新方法与传统制样方法相比，样品体积会有效减小；步骤六、粗磨；步骤七、精磨：使用细砂纸进行精磨，直至形貌达到最佳观测效果；步骤八、抛光：用抛光液及相匹配的抛光布抛光，直至形貌达到最佳观测效果。
-
公开(公告)号：CN109032023B
公开(公告)日：2021-03-09
申请号：CN201810895725.X
申请日：2018-08-08
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G05B19/042
Abstract: 本发明提供FPGA内部DCM、PLL的内建自测方法，包括：利用DCM或PLL包含多个在相位上为同步的输出时钟信号为前提，分别用第一计数器counter1和第二计数器counter2对第一输出时钟信号CLK_OUT1和第二输出时钟信号CLK_OUT2进行计数；对第一计数器counter1和第二计数器counter2进行比较，在较慢(即频率较低)的输出时钟信号的上升沿，较快计数器的数值为较慢计数器的数值的n倍，n为快时钟与慢时钟的频率之商，若不是，则DCM或PLL功能不正常。本发明实现了FPGA内建自测，且对于可在线改变DCM或PLL输出时钟频率的FPGA，能够在以预设的步进自动对DCM、PLL输出频率的范围进行扫描，仅需一个FPGA配置文件(或烧写文件)即可实现。
-
公开(公告)号：CN108267298A
公开(公告)日：2018-07-10
申请号：CN201711223104.9
申请日：2017-11-29
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01M11/02
CPC classification number: G01M11/00
Abstract: 本发明提供了一种CMOS图像传感器光谱响应空间辐射损伤的测试设备及其方法：利用溴钨灯等卤素灯光源发出光，经过积分球无数次反射后输出均匀光，均匀光通过滤波轮上不同的滤光片变成不同波长的单色光，调整放置在三维样品调整台上的待测CMOS图像传感器，使不同波长的单色光照射在光敏面上，根据所采集的图像信息得出CMOS图像传感器的光谱响应，再将CMOS图像传感器受高能粒子辐照后，再进行一次测试，得到器件的光谱响应辐射损伤。本发明能够对CMOS图像传感器光谱响应的辐射损伤进行定量的分析评价，为星用CMOS图像传感器的选型、抗辐射加固设计以及器件受辐照后光响应性能退化的机理研究提供检测手段。
-
公开(公告)号：CN108258376B
公开(公告)日：2021-04-23
申请号：CN201711223117.6
申请日：2017-11-29
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
Abstract: 本发明提供了一种微波不等分功率分配器的设计方法。当工作频率升高，微带线的物理长度变小，高隔离度不等分功分器利用传统方式难以实现。本发明利用低温共烧陶瓷工艺将微波电路和隔离电阻一次烧成，功分器由T型枝节、隔离电阻、弯折的360°电压传递微带线、阻抗变换微带线和测试端口组成。本发明通过增加电长度为360°传输线解决了功分器和电阻的连接问题和隔离问题，与现有的电长度为270°的微带功分器技术方案相比较，电路尺寸减小且减少了插入损耗；与现有的不附加隔离电阻的技术方案相比较，本发明设计的微波/毫米波不等分功分器提供了较高的隔离度。
-
公开(公告)号：CN108258379B
公开(公告)日：2020-12-22
申请号：CN201711201252.0
申请日：2017-11-27
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
Abstract: 本发明提供了一种基于LTCC技术的毫米波3D同轴传输线设计制造方法，LTCC技术是一种多层布线、立体互连技术，可实现100层的陶瓷基片烧结。本发明采用在毫米波频段内低损耗的Ferro A6M陶瓷材料作为基片，在单层基片上利用激光工艺加工准直度和形貌均良好的通孔，利用激光对准技术将多个通孔进行高精度对准，利用圆形保护焊盘将多个填充了金属浆料单层的通孔互连，叠加成所需要的高度的长通孔；利用环形保护焊盘将外围的长通孔互连，两者围绕成网状结构充当外导体，从而构建3D结构的毫米波同轴传输线。仿真结果显示，新型高可靠性同轴传输线可工作至300 GHz。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.039 seconds)
