-
公开(公告)号：CN117525133A
公开(公告)日：2024-02-06
申请号：CN202310710772.3
申请日：2023-06-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/51 , H01L29/06 , H01L29/10 , H01L29/41 , H01L23/535 , H01L23/522 , H01L23/528
Abstract: 提供了一种半导体器件。该半导体器件包括：第一衬底；有源图案，在第一衬底上延伸；栅电极，在有源图案上延伸；源/漏区，在有源图案上；第一层间绝缘层，在源/漏区上；牺牲层，在第一衬底上；下布线层，在牺牲层的下表面上；通孔沟槽，通过在竖直方向上穿过第一层间绝缘层和牺牲层延伸到下布线层；通孔，在通孔沟槽内部，并连接到下布线层；凹部，在牺牲层内部，并在第二水平方向上从通孔沟槽的侧壁突出；以及通孔绝缘层，沿通孔沟槽的侧壁延伸，并延伸到凹部中。
-
公开(公告)号：CN110890319A
公开(公告)日：2020-03-17
申请号：CN201910342775.X
申请日：2019-04-26
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 一种制造半导体器件的互连线的方法包括：在衬底上的第一层间绝缘层、蚀刻停止层和第二层间绝缘层中形成通路和下互连沟槽；在通路和下互连沟槽内部形成下扩散阻挡层、下籽晶层和下互连层；使用化学机械抛光(CMP)工艺平坦化下互连层，以形成接触插塞和下互连线；在第二层间绝缘图案和下互连线的顶部上沉积第三层间绝缘层；在第三层间绝缘层中形成上互连沟槽；在上互连沟槽内部形成上扩散阻挡层、上籽晶层和上互连层；以及使用CMP工艺平坦化上互连层，以形成上互连线。
-
公开(公告)号：CN106169439A
公开(公告)日：2016-11-30
申请号：CN201610329900.X
申请日：2016-05-18
Applicant: 三星电子株式会社
IPC: H01L21/768
CPC classification number: H01L23/5226 , H01L21/76802 , H01L21/76807 , H01L21/76832 , H01L21/76834 , H01L21/76873 , H01L21/76882 , H01L21/823475 , H01L23/485 , H01L23/53295 , H01L27/088 , H01L21/76877
Abstract: 本公开提供了布线结构、形成布线结构的方法以及半导体器件。一种布线结构包括：基板；下绝缘层，在基板上；下布线，在下绝缘层中；第一蚀刻停止层，覆盖下布线并包括含金属的电介质材料；以及第二蚀刻停止层，在第一蚀刻停止层和下绝缘层上；绝缘夹层，在第二蚀刻停止层上；以及导电图案，延伸穿过绝缘夹层、第二蚀刻停止层和第一蚀刻停止层并电连接到下布线。
-
公开(公告)号：CN100501969C
公开(公告)日：2009-06-17
申请号：CN200510129423.4
申请日：2005-12-08
Applicant: 三星电子株式会社
IPC: H01L21/768
CPC classification number: H01L21/76808
Abstract: 本发明公开了一种双金属镶嵌互连结构的方法和半导体器件的方法。在形成双金属镶嵌互连结构的方法中，使用了一种含生孔剂(气孔形成剂)的牺牲材料来填充层间介电层中的通孔，从而可以将牺牲材料转变为可以容易地从通孔去除而不损伤或去除层间介电层的多孔牺牲材料。
-
公开(公告)号：CN100392853C
公开(公告)日：2008-06-04
申请号：CN200410055814.1
申请日：2004-08-04
Applicant: 三星电子株式会社
IPC: H01L23/52 , H01L21/768 , H01L21/3205
CPC classification number: H01L21/76877 , H01L21/76847
Abstract: 一种金属互连结构包括设置在第一层间电介质层中的下部金属互连层。在第一层间电介质层和下部金属层图形上设置暴露出下部金属层图形的一部分表面的具有通路接触孔的金属间电介质层。在金属间电介质层上形成暴露出通路接触孔的具有沟槽的第二层间电介质层。在通路接触的纵向表面和第二下部金属互连层图形的露出表面上形成阻挡金属层。在阻挡金属层上设置第一上部金属互连层图形，从而填充通路接触孔和一部分沟槽。在第一金属互连层图形上设置空隙扩散阻挡层，以及在空隙扩散阻挡层上设置第二上部金属互连层图形以完全填充沟槽。
-
Patent Agency Ranking
公开(公告)号：CN100376026C
公开(公告)日：2008-03-19
申请号：CN03147076.9
申请日：2003-07-24
Applicant: 三星电子株式会社
IPC: H01L21/768
CPC classification number: H01L21/76808
Abstract: 本发明提供一种制造双镶嵌互连的方法。在介电常数为3.3或更小的混合介电层中形成双镶嵌区，且用无碳无机材料作为通孔填料。本发明改善了双镶嵌互连的电特性，并具有最小的缺陷。该方法包括：在衬底上形成介电常数为3.3或更小的混合介电层；在介电层中形成通孔；用无碳无机填料填充通孔；部分蚀刻填充通孔的无机填料和介电层，形成沟槽，该沟槽连接通孔，并且将在该沟槽中形成互连；除去通孔中剩余的无机填料；以及通过用互连材料填充沟槽和通孔来完成互连，其中所述混合介电层由既有有机材料优点又有无机材料优点的混合电介质制成。
-
公开(公告)号：CN100349281C
公开(公告)日：2007-11-14
申请号：CN200510005832.3
申请日：2005-01-27
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/52
CPC classification number: H01L21/76808 , H01L21/76801 , H01L21/76802 , H01L21/76807 , H01L21/76814 , H01L21/76829
Abstract: 本发明公开了用于形成互连线的方法和互连线结构。该方法包括：在半导体衬底上形成层间绝缘层，其中该层间绝缘层由掺碳的低k值介电层形成；在该层间绝缘层上形成氧化阻挡层；在该氧化阻挡层上形成氧化物覆盖层；在该氧化物覆盖层、氧化阻挡层和层间绝缘层中形成通孔；在该通孔之内形成导电层图案。
-
公开(公告)号：CN118522710A
公开(公告)日：2024-08-20
申请号：CN202311216060.2
申请日：2023-09-20
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L27/088 , H01L21/768 , H01L21/8234
Abstract: 实施例提供了半导体器件及其制造方法。所述半导体器件包括：半导体衬底，其具有彼此相反的第一表面和第二表面；沟道图案，其设置在半导体衬底的第一表面上；源极/漏极图案，其设置在半导体衬底的第一表面上并且设置在沟道图案的两侧；第一蚀刻停止膜和第二蚀刻停止膜，其设置在半导体衬底的第一表面上；接触电极，其电连接到源极/漏极图案；下布线结构，其设置在半导体衬底的第二表面上；以及贯通通路，其穿过半导体衬底、第一蚀刻停止膜和第二蚀刻停止膜，以连接接触电极和下布线结构，其中，贯通通路包括：第一部分，其接触接触电极；以及第二部分，其接触第一部分并且设置在第一部分与下布线结构之间。
-
公开(公告)号：CN105428308B
公开(公告)日：2020-11-17
申请号：CN201510522886.0
申请日：2015-08-24
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 一种制造半导体器件的方法包括：在包括下图案的基板上顺序地形成层间绝缘层和包括第一开口的硬掩模图案；利用硬掩模图案在层间绝缘层中形成暴露下图案的沟槽；形成衬垫层，该衬垫层包括沿着沟槽的侧壁和底表面形成的第一部分以及沿着硬掩模图案的顶表面形成的第二部分；在沟槽中形成暴露衬垫层的第二部分的牺牲图案；利用牺牲图案去除衬垫层的第二部分和硬掩模图案；以及在去除硬掩模图案之后，去除牺牲图案以暴露衬垫层的第一部分。
-
公开(公告)号：CN110828370A
公开(公告)日：2020-02-21
申请号：CN201910378795.2
申请日：2019-05-08
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 提供了一种半导体器件，其包括：下布线；层间绝缘膜，位于下布线上方并包括具有第一密度的第一部分和位于第一部分上的第二部分，第一部分和第二部分具有相同的材料，第二部分具有小于第一密度的第二密度；上布线，位于层间绝缘膜的第二部分中；以及通路，至少部分地位于层间绝缘膜的第一部分中，通路连接上布线和下布线。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.029 seconds)
