公开(公告)号：CN117995837A

公开(公告)日：2024-05-07

申请号：CN202311449834.6

申请日：2023-11-02

Applicant: 三星电子株式会社

Inventor： 金庚浩 ,  姜明一 ,  张星旭 ,  赵敬熙 ,  崔道永

IPC: H01L27/06

Abstract: 一种半导体器件包括：衬底；第一有源图案，其设置在所述衬底上；第二有源图案，其堆叠在所述第一有源图案上；第一栅极结构，其延伸以与所述第一有源图案和所述第二有源图案相交；第二栅极结构，其与所述第一栅极结构间隔开，并且延伸以与所述第一有源图案和所述第二有源图案相交；第一外延图案，其介于所述第一栅极结构与所述第二栅极结构之间，并且连接到所述第一有源图案；第二外延图案，其介于所述第一栅极结构与所述第二栅极结构之间，并且连接到所述第二有源图案；绝缘图案，其介于所述第一外延图案与所述第二外延图案之间；和半导体膜，其介于所述绝缘图案与所述第二外延图案之间，所述半导体膜沿着所述绝缘图案的顶表面延伸。

公开(公告)号：CN117936580A

公开(公告)日：2024-04-26

申请号：CN202311350373.7

申请日：2023-10-17

Applicant: 三星电子株式会社

Inventor： 金庚浩 ,  姜明一 ,  赵敬熙 ,  崔道永 ,  黄东勳

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L29/06 ,  H01L29/08

Abstract: 公开了一种半导体装置。该半导体装置包括：有源图案，在第一方向上延伸；多个沟道层，在有源图案上在竖直方向上彼此间隔开，并且包括下沟道层和上沟道层；中间绝缘层，在最上面的下沟道层与最下面的上沟道层之间；栅极结构，与有源图案相交，围绕多个沟道层，并且在与第一方向相交的第二方向上延伸；下源/漏区，在栅极结构的第一侧上并且连接到下沟道层；阻挡结构，在栅极结构的第二侧上并且连接到下沟道层；以及上源/漏区，在栅极结构的至少一侧上。

公开(公告)号：CN117855248A

公开(公告)日：2024-04-09

申请号：CN202311216465.6

申请日：2023-09-19

Applicant: 三星电子株式会社

Inventor： 朴志授 ,  姜明一 ,  权智旭 ,  李正韩 ,  崔秀斌

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/417

Abstract: 一种半导体器件，包括：衬底；在衬底上的第一片图案；栅电极，在衬底上并且围绕第一片图案；第一源/漏图案和第二源/漏图案，分别连接到第一片图案的第一端和第二端；接触阻挡图案，在第二源/漏图案的下侧上；第一源/漏接触部，沿第一方向延伸并且连接到第一源/漏图案；以及第二源/漏接触部，连接到第二源/漏图案并且沿第一方向延伸以接触接触阻挡图案的上表面。从栅电极的上表面到第一源/漏接触部的最下部分的深度可以大于从栅电极的上表面到接触阻挡图案的上表面的深度。

公开(公告)号：CN117374077A

公开(公告)日：2024-01-09

申请号：CN202310763140.3

申请日：2023-06-26

Applicant: 三星电子株式会社

Inventor： 宋昇珉 ,  姜明一 ,  金孝真 ,  崔道永

IPC: H01L27/088 ,  H01L29/08 ,  H01L29/10 ,  H01L23/538

Abstract: 提供了一种半导体装置。所述半导体装置包括：有源区域，在基底上；沟道层，在有源区域上且彼此间隔开，并且包括下沟道层和上沟道层；中间绝缘层，最上面的下沟道层与最下面的上沟道层之间；栅极，与有源区域交叉，并且包括围绕下沟道层的下栅电极和围绕上沟道层的上栅电极；绝缘图案，在中间绝缘层的一侧上位于上栅电极与下栅电极之间；源/漏区，在栅极的至少一侧上，并且包括连接到下沟道层的下源/漏区和连接到上沟道层的上源/漏区；以及接触插塞，包括连接到下源/漏区的水平延伸部和连接到水平延伸部的竖直延伸部。

公开(公告)号：CN106158969A

公开(公告)日：2016-11-23

申请号：CN201610262462.X

申请日：2016-04-25

Applicant: 三星电子株式会社

Inventor： 郑钟基 ,  姜明一 ,  金伦楷 ,  李宽钦

IPC: H01L29/78 ,  H01L29/417

CPC classification number: H01L29/0847 ,  H01L21/823418 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/7848 ,  H01L29/7851 ,  H01L29/78 ,  H01L29/417 ,  H01L29/41725

Abstract: 一种半导体器件包括衬底、从所述衬底突出的有源鳍以及布置在所述有源鳍的上表面上的非对称菱形源极/漏极。所述源极/漏极包括第一晶体生长部分和第二晶体生长部分，第二晶体生长部分与第一晶体生长部分共享一个平面，并且第二晶体生长部分的下表面布置在比第一晶体生长部分的下表面更低的水平高度上。

公开(公告)号：CN119629995A

公开(公告)日：2025-03-14

申请号：CN202410898008.8

申请日：2024-07-05

Applicant: 三星电子株式会社

Inventor： 黄东勋 ,  金孝珍 ,  文炳镐 ,  姜明一 ,  崔道永

IPC: H10B41/35 ,  H10B41/27 ,  H10B41/41 ,  H10B43/35 ,  H10B43/27 ,  H10B43/40

Abstract: 一种三维半导体器件包括：第一有源区，包括下沟道图案和下源极/漏极图案，下沟道图案包括在第一方向上堆叠并且彼此间隔开的多个下半导体图案，下半导体图案包括第一半导体图案；堆叠在第一有源区上的第二有源区，包括上沟道图案和上源极/漏极图案；在下沟道图案上的下栅电极；以及在第一半导体图案下方的下绝缘图案。下栅电极包括与下绝缘图案的第一侧壁相邻并且在第一方向上从下栅电极的上表面延伸到底表面的第一部分、与下绝缘图案的第二侧壁相邻并且在第一方向上从下栅电极的上表面延伸到底表面的第二部分、以及与下绝缘图案的底表面接触并且在第二方向上从第一部分延伸到第二部分的第三部分。

公开(公告)号：CN118695575A

公开(公告)日：2024-09-24

申请号：CN202410237048.8

申请日：2024-03-01

Applicant: 三星电子株式会社

Inventor： 赵敬熙 ,  姜明一 ,  金庚浩 ,  李教旭 ,  李承勋

IPC: H10B10/00 ,  H01L27/092

Abstract: 一种堆叠式集成电路器件包括：多个晶体管，所述多个晶体管包括位于第一层中的成对的上拉晶体管、位于与所述第一层处于不同垂直高度处的第二层中的成对的下拉晶体管、以及位于所述第一层和所述第二层之一中的成对的通道栅极晶体管；接触，所述接触被配置为将一个所述上拉晶体管的源极/漏极区域、一个所述下拉晶体管的漏极/源极区域和一个所述通道栅极晶体管的源极/漏极区域彼此电连接；栅极接触，所述栅极接触被配置为将另一个上拉晶体管的栅电极连接到另一个下拉晶体管的栅电极；以及上布线，所述上布线位于所述接触和所述栅极接触上，所述上布线在第一水平方向上延伸并且连接到所述接触和所述栅极接触。

公开(公告)号：CN117995889A

公开(公告)日：2024-05-07

申请号：CN202310667286.8

申请日：2023-06-06

Applicant: 三星电子株式会社

Inventor： 姜明一 ,  黄寅灿 ,  黄东勳 ,  金庚浩 ,  张成宇 ,  赵敬熙

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

Abstract: 提供了一种半导体装置及其制造方法。所述半导体装置包括：有源区域，从基底的上表面突出并且与基底的上表面平行地延伸；元件隔离区域，形成在基底上并且在有源区域周围；沟道，形成在有源区域的上表面上；栅极结构，围绕沟道的至少两个表面；间隔件，形成在栅极结构的两个侧壁上；以及源极/漏极层，与沟道的在两个侧壁接触并且通过间隔件与栅极结构绝缘。栅极结构在剖面中包括第一部分和在第一部分下方的第二部分，第一部分在第一方向上的宽度从栅极结构的上部朝向更靠近基底的下部增大，第二部分在第一方向上的宽度保持相同或减小。

公开(公告)号：CN108242425B

公开(公告)日：2022-05-10

申请号：CN201711191152.4

申请日：2017-11-24

Applicant: 三星电子株式会社

Inventor： 李正韩 ,  李善佶 ,  姜明一 ,  李正允 ,  李承勋 ,  李炫姃 ,  金善昱

IPC: H01L21/8234

Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面，第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面，第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。

公开(公告)号：CN111244091A

公开(公告)日：2020-06-05

申请号：CN202010063437.5

申请日：2016-03-29

Applicant: 三星电子株式会社

Inventor： 金伦楷 ,  李珍旭 ,  郑钟基 ,  姜明一 ,  梁光容 ,  李宽钦 ,  李炳讚

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开提供制造半导体器件的方法。一种方法包括：在基板第一区域形成多个第一有源鳍和第一牺牲栅结构；在基板第二区域形成多个第二有源鳍和第二牺牲栅结构；在各第一牺牲栅结构侧壁上形成包括第一间隔物和第一牺牲间隔物的第一初级间隔物；第一初级间隔物作为蚀刻掩模蚀刻第一有源鳍上部以在第一牺牲栅结构两侧形成第一凹槽区域；去除第一牺牲间隔物；在第一凹槽区域中外延生长第一嵌入源/漏区；在各第二牺牲栅结构侧壁上形成包括第二和第三间隔物和第二牺牲间隔物的第二初级间隔物；第二初级间隔物作为蚀刻掩模蚀刻第二有源鳍上部以在第二牺牲栅结构两侧形成第二凹槽区域；去除第二牺牲间隔物；在第二凹槽区域中外延生长第二嵌入源/漏区。