公开(公告)号：CN117500264A

公开(公告)日：2024-02-02

申请号：CN202310941325.9

申请日：2023-07-28

Applicant: 三星电子株式会社

Inventor： 李承勋 ,  尹锡玄 ,  李教旭 ,  李慧珍

IPC: H10B10/00

Abstract: 一种半导体装置包括：衬底；SRAM单元，其包括衬底上的通过栅极晶体管、下拉晶体管和上拉晶体管。SRAM单元包括在第一方向上延伸的有源鳍，通过栅极晶体管和下拉晶体管在第一方向上在有源鳍上邻近于彼此设置，通过栅极晶体管包括：第一沟道层、第一栅电极、第一源极/漏极区和第一内间隔件，下拉晶体管包括第二沟道层、第二栅电极、第二源极/漏极区和第二内间隔件，并且第一内间隔件之一和第二内间隔件之一设置在相同的高度水平上并且在第一方向上具有不同的厚度。

公开(公告)号：CN119967801A

公开(公告)日：2025-05-09

申请号：CN202410897860.3

申请日：2024-07-05

Applicant: 三星电子株式会社

Inventor： 金知雄 ,  李承勳 ,  李教旭 ,  赵槿汇

IPC: H10B10/00

Abstract: 提供了集成电路装置。所述集成电路装置包括有源区域，在基底上；沟道区域，在有源区域中；栅极线，围绕沟道区域延伸；多条第一上线，将沟道区域与栅极线彼此电连接；多条第一下线，在基底的一侧；以及第二下线，在所述多条第一下线的与基底背对的一侧上。所述多条第一下线包括凸出图案线和与凸出图案线间隔开的岛状图案线，并且岛状图案线通过下接触件电连接到第二下线。

公开(公告)号：CN119342799A

公开(公告)日：2025-01-21

申请号：CN202410548260.6

申请日：2024-05-06

Applicant: 三星电子株式会社

Inventor： 金知雄 ,  金珍圭 ,  南润锡 ,  李教旭

IPC: H10B10/00

Abstract: 本公开涉及半导体器件，包括具有背面电力输送网络(BSPDN)的半导体器件。示例半导体器件包括：衬底，包括彼此相对的第一表面和第二表面；第一有源图案，在第一表面上；第一栅极结构，与第一有源图案交叉；以及第一后布线图案和第二后布线图案，设置在第二表面上距衬底相同的高度处。第一后布线图案包括均沿第一方向延伸的第一延伸部分和第二延伸部分、以及连接部分，该连接部分沿与第一方向交叉的第二方向延伸以将第一延伸部分连接到第二延伸部分。第二后布线图案在第二方向上与第一延伸部分间隔开，并且在第一方向上与连接部分间隔开。

公开(公告)号：CN118695575A

公开(公告)日：2024-09-24

申请号：CN202410237048.8

申请日：2024-03-01

Applicant: 三星电子株式会社

Inventor： 赵敬熙 ,  姜明一 ,  金庚浩 ,  李教旭 ,  李承勋

IPC: H10B10/00 ,  H01L27/092

Abstract: 一种堆叠式集成电路器件包括：多个晶体管，所述多个晶体管包括位于第一层中的成对的上拉晶体管、位于与所述第一层处于不同垂直高度处的第二层中的成对的下拉晶体管、以及位于所述第一层和所述第二层之一中的成对的通道栅极晶体管；接触，所述接触被配置为将一个所述上拉晶体管的源极/漏极区域、一个所述下拉晶体管的漏极/源极区域和一个所述通道栅极晶体管的源极/漏极区域彼此电连接；栅极接触，所述栅极接触被配置为将另一个上拉晶体管的栅电极连接到另一个下拉晶体管的栅电极；以及上布线，所述上布线位于所述接触和所述栅极接触上，所述上布线在第一水平方向上延伸并且连接到所述接触和所述栅极接触。