公开(公告)号：CN118263251A

公开(公告)日：2024-06-28

申请号：CN202311623101.X

申请日：2023-11-30

Applicant: 三星电子株式会社

Inventor： 黄东勋 ,  金庚浩 ,  文炳镐 ,  赵敬熙 ,  崔道永 ,  黄寅灿

IPC: H01L27/088 ,  H01L29/06 ,  H01L29/41 ,  H01L23/528 ,  H01L23/522

Abstract: 一种集成电路器件，包括：在第一方向上延伸的下绝缘线；在下绝缘线上方的多个下沟道线；分别在下绝缘线的相对侧和下沟道线之一的相对侧上的第一下栅极线和第二下栅极线；围绕下沟道线之一的上表面和下表面延伸并将第一下栅极线和第二下栅极线彼此连接的第三下栅极线；布置在下绝缘线下方并与第一下栅极线和第二下栅极线接触的外栅极线；在每个下沟道线的上表面上方的上绝缘线；在上绝缘线上方的多个上沟道线；以及围绕上沟道线之一延伸的上栅极线。

公开(公告)号：CN118943143A

公开(公告)日：2024-11-12

申请号：CN202311726035.9

申请日：2023-12-14

Applicant: 三星电子株式会社

Inventor： 全在镐 ,  朴雨锡 ,  黄东勋 ,  姜明一 ,  金庚浩 ,  文炳镐

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：衬底，包括由沟槽限定的有源图案；器件隔离层，在沟槽中；第一源/漏图案和第二源/漏图案，在有源图案上；分隔壁，在第一源/漏图案和第二源/漏图案之间；挡板结构和栅极切割图案，在器件隔离层上；以及栅极间隔物，在栅极切割图案的侧表面上。第一源/漏图案在分隔壁和挡板结构之间的凹陷中，并且栅极间隔物的下部介于挡板结构和栅极切割图案之间。栅极间隔物的下部的第一厚度与栅极间隔物的上部的第二厚度不同。

公开(公告)号：CN117790539A

公开(公告)日：2024-03-29

申请号：CN202310483676.X

申请日：2023-04-28

Applicant: 三星电子株式会社

Inventor： 黄东勋 ,  姜明一 ,  郭玟灿 ,  金庚浩 ,  赵敬熙 ,  崔道永

IPC: H01L29/08 ,  H01L23/538 ,  H01L27/088

Abstract: 一种三维半导体器件，包括：在衬底上的第一有源区域，该第一有源区域包括下沟道图案和连接到下沟道图案的下源/漏图案；第二有源区域，堆叠在第一有源区域上，该第二有源区域包括上沟道图案和连接到上沟道图案的上源/漏图案；栅电极，在下沟道图案和上沟道图案上；下接触部，电连接到下源/漏图案，该下接触部具有在第一方向上在下源/漏图案上延伸的条形形状；第一有源接触部，耦接到下接触部；以及第二有源接触部，耦接到上源/漏图案。下源/漏图案在第二方向上的第一宽度大于下接触部在第二方向上的第二宽度。

公开(公告)号：CN117995837A

公开(公告)日：2024-05-07

申请号：CN202311449834.6

申请日：2023-11-02

Applicant: 三星电子株式会社

Inventor： 金庚浩 ,  姜明一 ,  张星旭 ,  赵敬熙 ,  崔道永

IPC: H01L27/06

Abstract: 一种半导体器件包括：衬底；第一有源图案，其设置在所述衬底上；第二有源图案，其堆叠在所述第一有源图案上；第一栅极结构，其延伸以与所述第一有源图案和所述第二有源图案相交；第二栅极结构，其与所述第一栅极结构间隔开，并且延伸以与所述第一有源图案和所述第二有源图案相交；第一外延图案，其介于所述第一栅极结构与所述第二栅极结构之间，并且连接到所述第一有源图案；第二外延图案，其介于所述第一栅极结构与所述第二栅极结构之间，并且连接到所述第二有源图案；绝缘图案，其介于所述第一外延图案与所述第二外延图案之间；和半导体膜，其介于所述绝缘图案与所述第二外延图案之间，所述半导体膜沿着所述绝缘图案的顶表面延伸。

公开(公告)号：CN117936580A

公开(公告)日：2024-04-26

申请号：CN202311350373.7

申请日：2023-10-17

Applicant: 三星电子株式会社

Inventor： 金庚浩 ,  姜明一 ,  赵敬熙 ,  崔道永 ,  黄东勳

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L29/06 ,  H01L29/08

Abstract: 公开了一种半导体装置。该半导体装置包括：有源图案，在第一方向上延伸；多个沟道层，在有源图案上在竖直方向上彼此间隔开，并且包括下沟道层和上沟道层；中间绝缘层，在最上面的下沟道层与最下面的上沟道层之间；栅极结构，与有源图案相交，围绕多个沟道层，并且在与第一方向相交的第二方向上延伸；下源/漏区，在栅极结构的第一侧上并且连接到下沟道层；阻挡结构，在栅极结构的第二侧上并且连接到下沟道层；以及上源/漏区，在栅极结构的至少一侧上。

公开(公告)号：CN115911040A

公开(公告)日：2023-04-04

申请号：CN202210869022.6

申请日：2022-07-22

Applicant: 三星电子株式会社

Inventor： 崔道永 ,  河大元 ,  金庚浩 ,  金旻奎 ,  黃圭晩

IPC: H01L27/088 ,  H01L29/78

Abstract: 一种半导体装置包括：包括第一区域和第二区域的衬底，分别在第一区域和第二区域中的第一有源图案和第二有源图案；第一源极/漏极图案和包括第一半导体图案的第一沟道图案；第二源极/漏极图案和包括第二半导体图案的第二沟道图案；分别在第一沟道图案和第二沟道图案上的第一栅电极和第二栅电极；以及第一栅极电介质层和第二栅极电介质层。第一栅极电介质层包括在第一沟道图案和第一栅电极之间的第一界面层，以及第一高k电介质层。第二栅极电介质层包括在第二沟道图案和第二栅电极之间的第二界面层和第二高k电介质层。第一高k电介质层的厚度大于第二高k电介质层的厚度。第一半导体图案的厚度小于第二半导体图案的厚度。

公开(公告)号：CN118695575A

公开(公告)日：2024-09-24

申请号：CN202410237048.8

申请日：2024-03-01

Applicant: 三星电子株式会社

Inventor： 赵敬熙 ,  姜明一 ,  金庚浩 ,  李教旭 ,  李承勋

IPC: H10B10/00 ,  H01L27/092

Abstract: 一种堆叠式集成电路器件包括：多个晶体管，所述多个晶体管包括位于第一层中的成对的上拉晶体管、位于与所述第一层处于不同垂直高度处的第二层中的成对的下拉晶体管、以及位于所述第一层和所述第二层之一中的成对的通道栅极晶体管；接触，所述接触被配置为将一个所述上拉晶体管的源极/漏极区域、一个所述下拉晶体管的漏极/源极区域和一个所述通道栅极晶体管的源极/漏极区域彼此电连接；栅极接触，所述栅极接触被配置为将另一个上拉晶体管的栅电极连接到另一个下拉晶体管的栅电极；以及上布线，所述上布线位于所述接触和所述栅极接触上，所述上布线在第一水平方向上延伸并且连接到所述接触和所述栅极接触。

公开(公告)号：CN117995889A

公开(公告)日：2024-05-07

申请号：CN202310667286.8

申请日：2023-06-06

Applicant: 三星电子株式会社

Inventor： 姜明一 ,  黄寅灿 ,  黄东勳 ,  金庚浩 ,  张成宇 ,  赵敬熙

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

Abstract: 提供了一种半导体装置及其制造方法。所述半导体装置包括：有源区域，从基底的上表面突出并且与基底的上表面平行地延伸；元件隔离区域，形成在基底上并且在有源区域周围；沟道，形成在有源区域的上表面上；栅极结构，围绕沟道的至少两个表面；间隔件，形成在栅极结构的两个侧壁上；以及源极/漏极层，与沟道的在两个侧壁接触并且通过间隔件与栅极结构绝缘。栅极结构在剖面中包括第一部分和在第一部分下方的第二部分，第一部分在第一方向上的宽度从栅极结构的上部朝向更靠近基底的下部增大，第二部分在第一方向上的宽度保持相同或减小。

公开(公告)号：CN115602685A

公开(公告)日：2023-01-13

申请号：CN202210429276.6

申请日：2022-04-22

Applicant: 三星电子株式会社(KR)

Inventor： 朴星一 ,  朴宰贤 ,  金庚浩 ,  尹喆珍 ,  河大元

IPC: H01L27/088 ,  H01L21/8234

Abstract: 公开了半导体装置。所述半导体装置包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上；下源极/漏极图案，在基底上并在下沟道图案的第一侧和第二侧；上源极/漏极图案，堆叠在下源极/漏极图案上并在上沟道图案的第三侧和第四侧；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间。第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。