公开(公告)号：CN106876454A

公开(公告)日：2017-06-20

申请号：CN201710109457.X

申请日：2017-02-27

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 乔明 ,  詹珍雅 ,  章文通 ,  何逸涛 ,  肖倩倩 ,  余洋 ,  王正康 ,  张波

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/36 ,  H01L21/331

CPC classification number: H01L29/7393 ,  H01L29/0611 ,  H01L29/0684 ,  H01L29/36 ,  H01L29/66325

Abstract: 本发明提供一种低阻且可抑制负阻效应的SOI‑LIGBT器件及其制造方法，其元胞结构包括衬底、埋氧层、厚介质层、厚硅层漂移区、P阱区、P型重掺杂发射极区、第一N型重掺杂区、N型buffer区、P型重掺杂集电极区、第二N型重掺杂区、集电极介质阻挡层、集电极接触电极、超薄顶层硅漂移区、发射极接触电极、栅氧化层、多晶硅栅、P条、N条，N条与P条在纵向上交替设置在厚硅层漂移区中，本发明通过采用超薄顶层硅漂移区增强埋层电场提高SOI器件的纵向击穿电压；采用厚硅层漂移区来降低器件比导通电阻，对超薄顶层硅漂移区和厚硅层漂移区分别采用横向线性变掺杂调整表面电场分布，使其在保持器件高的击穿电压的同时极大地降低了比导通电阻。

公开(公告)号：CN104465379B

公开(公告)日：2017-06-13

申请号：CN201310429750.6

申请日：2013-09-18

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨广立 ,  俞谦荣 ,  汪铭 ,  蒲贤勇

IPC: H01L21/336 ,  H01L21/331 ,  H01L29/78 ,  H01L29/739

CPC classification number: H01L21/76229 ,  H01L29/0653 ,  H01L29/1045 ,  H01L29/66325 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7393 ,  H01L29/7816 ,  H01L29/7835

Abstract: 一种半导体器件及形成方法，所述半导体器件包括：半导体衬底；位于半导体衬底内的体区和漂移区；位于所述体区内的体区连接区和源区；位于所述漂移区内的漏区和第一浅沟槽隔离结构，所述第一浅沟槽隔离结构位于所述漏区和体区之间，所述第一浅沟槽隔离结构的底部为阶梯状且相邻阶梯的深度不相同；位于所述半导体衬底表面且横跨所述体区和漂移区边缘的栅极结构，所述栅极结构覆盖部分第一浅沟槽隔离结构表面。所述半导体器件可以在不降低耐压能力的情况下降低漂移区的导通电阻，提高漂移区的导通电流。

公开(公告)号：CN106816376A

公开(公告)日：2017-06-09

申请号：CN201710028090.9

申请日：2017-01-12

Applicant: 中国科学院微电子研究所

Inventor： 杨尊松 ,  王立新 ,  罗小梦 ,  宋李梅 ,  肖超 ,  陆江 ,  罗家俊 ,  韩郑生

IPC: H01L21/329 ,  H01L21/336 ,  H01L21/331

CPC classification number: H01L29/6609 ,  H01L29/66325 ,  H01L29/66712

Abstract: 本发明公开了一种超结器件耐压层的制备方法，包括：在衬底材料上生长并刻蚀第一外延材料，以在第一外延材料上形成相互间隔的N个第一沟槽；用第二外延材料填充N个第一沟槽，第二外延材料的掺杂类型与第一外延材料的掺杂类型不相同；抛光第二外延材料；在光滑表面上生长并刻蚀第一外延材料，以形成与N个第一沟槽一一对齐的N个第二沟槽；用所述第二外延材料填充所述N个第二沟槽，以与之前填充的所述第二外延材料对齐连通，形成交替设置的多对P型和N型立柱。本发明提供的器件，用以解决现有技术中缺乏高质量的高深宽比的超结耐压层的制备方法的技术问题。提供了一种高深宽比的超结耐压层的高可靠性制备方法。

公开(公告)号：CN106711208A

公开(公告)日：2017-05-24

申请号：CN201611247061.3

申请日：2016-12-29

Applicant: 西安电子科技大学

Inventor： 宋庆文 ,  唐冠南 ,  元磊 ,  汤晓燕 ,  张艺蒙 ,  张玉明

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

CPC classification number: H01L29/7393 ,  H01L29/06 ,  H01L29/66257 ,  H01L29/66325

Abstract: 本发明公开了一种碳化硅纵向绝缘栅双极型晶体管及制备方法，属于微电子技术领域。可以有效促使器件关断时漂移层内过剩少数载流子的抽出，提高器件开关速度，降低开关损耗，使器件在高频应用中的综合能量损耗显著下降。同时也可以避免在器件缓冲层使用局部载流子寿命调制技术造成的导通电阻负温度系数现象，提高大电流下器件并联应用的可靠性。包括：所述抽出层设置在所述集电极注入区内部，所述抽出层四周与所述集电极注入区相连，且所述抽出层的顶端与所述缓冲层的底部相连，所述抽出层的底部与所述集电极接触金属的顶部相连。

公开(公告)号：CN106711089A

公开(公告)日：2017-05-24

申请号：CN201510770347.9

申请日：2015-11-12

Applicant: 上海联星电子有限公司 ,  江苏中科君芯科技有限公司

Inventor： 滕渊 ,  朱阳军 ,  卢烁今 ,  田晓丽

IPC: H01L21/78 ,  H01L29/66 ,  H01L29/739

CPC classification number: H01L29/66325 ,  H01L21/78 ,  H01L29/7393

Abstract: 本发明公开了一种RB-IGBT芯片的制作方法及RB-IGBT芯片，当对衬底的正面结构和背面结构均制备完毕后，对衬底的正面的划片区进行P型掺杂，以得到一预设深度的P型隔离区，而后采用激光划片工艺沿P型隔离区进行划片，由于激光产生高温，使得P型隔离区熔化，并在重力作用下向衬底的背面流动，以覆盖RB-IGBT芯片的侧面，进而随着激光的划片，形成包裹RB-IGBT芯片侧面的隔离层。相较于现有技术，本发明提供的技术方案，不仅耗时短，提高了制作效率，而且浪费小，降低了制作成本，且节省了资源。

公开(公告)号：CN106684129A

公开(公告)日：2017-05-17

申请号：CN201710020572.X

申请日：2017-01-12

Applicant: 河北昂扬微电子科技有限公司

Inventor： 步建康 ,  徐朝军 ,  李士垚

IPC: H01L29/423 ,  H01L21/336 ,  H01L29/739

CPC classification number: H01L29/7393 ,  H01L29/423 ,  H01L29/66325

Abstract: 本发明公开了一种降低沟槽型IGBT栅集电容并提高其击穿电压的方法，在沟槽形成之后热生长栅氧化层之前在沟槽底部形成厚氧化层，在此过程中用高掺杂的多晶硅来保护沟槽底部的氧化层，然后全部氧化残留多晶硅使之成为沟槽底部厚氧化层的一部分，不留任何多晶硅导电层，薄栅氧化层和多晶硅栅按正常工艺形成。本发明能够在降低沟槽型IGBT的栅极‑集电极电容Cgc、增强击穿电压的同时提高良品率和器件的长期可靠性，而且生产工艺和标准CMOS工艺高度兼容。本发明适用于降低沟槽型IGBT栅集电容并提高其击穿电压及可靠性。

公开(公告)号：CN103703566B

公开(公告)日：2017-05-17

申请号：CN201280038386.4

申请日：2012-07-30

Applicant: 罗姆股份有限公司

Inventor： 明田正俊 ,  中野佑纪

IPC: H01L29/739 ,  H01L21/28 ,  H01L21/336 ,  H01L27/04 ,  H01L29/12 ,  H01L29/41 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L27/0716 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02634 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/30604 ,  H01L21/8213 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/49844 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/072 ,  H01L25/18 ,  H01L25/50 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/0865 ,  H01L29/1004 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/408 ,  H01L29/41766 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66325 ,  H01L29/66333 ,  H01L29/66666 ,  H01L29/66712 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7805 ,  H01L29/7827 ,  H01L29/872 ,  H01L2224/02166 ,  H01L2224/04026 ,  H01L2224/04042 ,  H01L2224/05018 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05552 ,  H01L2224/05557 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/06181 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/10155 ,  H01L2924/10158 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H02P27/06 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明的半导体装置包括半导体芯片和MOSFET，该半导体芯片形成有SiC‑IGBT，该SiC‑IGBT包括：SiC半导体层；以在所述SiC半导体层的背面侧露出的方式形成的第一导电型的集电极区域；以与所述集电极区域相接的方式形成的第二导电型的基底区域；以与所述基底区域相接的方式形成的第一导电型的沟道区域；以与所述沟道区域相接的方式形成、并且形成所述SiC半导体层的所述表面的一部分的第二导电型的发射极区域；与所述集电极区域连接的集电极电极；该MOSFET包括与所述发射极电极电连接的第二导电型的源极区域以及与所述集电极电极电连接的第二导电型的漏极区域，并且与所述SiC‑IGBT并联连接。

公开(公告)号：CN106653836A

公开(公告)日：2017-05-10

申请号：CN201611089631.0

申请日：2016-12-01

Applicant: 无锡新洁能股份有限公司

Inventor： 朱袁正 ,  张硕

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

CPC classification number: H01L29/7393 ,  H01L29/0615 ,  H01L29/66325

Abstract: 本发明涉及一种具有低导通压降的绝缘栅双极型晶体管器件及其制造方法，其包括位于半导体基板上的有源区以及终端保护区，在所述绝缘栅双极型晶体管器件的截面上，所述有源区的有源元胞采用采用沟槽结构，所述有源元胞包括活性元胞以及非活性元胞；在活性元胞沟槽的槽底以及非活性元胞沟槽的槽底均设有第二导电类型浮置区，活性元胞沟槽下方的第二导电类型浮置区包覆活性元胞沟槽的槽底，非活性元胞沟槽下方的第二导电类型浮置区包覆非活性元胞沟槽的槽底。本发明能够在保证耐压的情况下，具有极低的导通压降和极快的关断速度，且具有较低的电流电压振荡，大大提高工作的可靠性。

公开(公告)号：CN106653835A

公开(公告)日：2017-05-10

申请号：CN201510740729.7

申请日：2015-11-04

Applicant: 苏州同冠微电子有限公司

Inventor： 周炳 ,  石英学 ,  张志娟 ,  郝建勇

IPC: H01L29/739 ,  H01L21/331

CPC classification number: H01L29/7393 ,  H01L29/66325

Abstract: 本发明涉及半导体器件技术领域，一种IGBT结构，包括N型硅衬底，所述N型硅衬底背面管芯区域刻蚀有凹槽，所述凹槽周围突出N型硅衬底背面部分形成划片槽；所述凹槽和划片槽表面设置有P+集电区，所述的P+集电区表面设置有金属层；所述的凹槽内填充有金属可焊材料。有益效果：本发明在硅片减薄之后采用背面管芯区域的硅刻蚀技术，将管芯处开设凹槽，既降低了对减薄后的薄片加工设备的要求，降低设备成本，又减小了碎片率；从器件性能上来说，降低了器件的导通压降，减小通态损耗。同时管芯处凹槽填充金属可焊材料，使封装更加方便。

公开(公告)号：CN103996671B

公开(公告)日：2017-03-01

申请号：CN201310187908.3

申请日：2013-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林隆世 ,  杨富雄 ,  黄坤铭 ,  林明毅 ,  褚伯韬

IPC: H01L23/522 ,  H01L21/20 ,  H01L29/06 ,  H01L27/04

CPC classification number: H01L21/02532 ,  H01L21/02381 ,  H01L21/02488 ,  H01L21/0257 ,  H01L21/02587 ,  H01L21/76262 ,  H01L29/0619 ,  H01L29/36 ,  H01L29/66325 ,  H01L29/7394

Abstract: 本发明是多层衬底。集成电路的衬底包括具有原载流子浓度的器件晶圆和设置在器件晶圆上方的外延层。外延层具有第一载流子浓度。第一载流子浓度高于原载流子浓度。