-
公开(公告)号：CN111680466B
公开(公告)日：2025-01-03
申请号：CN202010410521.X
申请日：2020-05-15
Applicant: 中国科学院微电子研究所
IPC: G06F30/3308
Abstract: 本申请提供一种用于对集成电路器件进行仿真的方法及装置，方法包括：根据集成电路器件的历史仿真结果确定至少一个温度区间；针对不同的温度区间，提取出对应的器件模型参数，根据模型参数建立对应的子器件模型；合并子器件模型，获得当前半导体器件模型；当需要再次对集成电路器件进行仿真时，接收仿真所需的目标温度，确定所目标温度所属的目标温度区间以及当前半导体器件模型中目标温度区间对应的子器件模型；利用对应的子器件模型对集成电路器件进行仿真；如此，因不同的温度区间对应的有不同的子器件模型，这样在对集成电路器件进行仿真时，无论温度是在什么范围内，都可以找到合适的子器件模型对集成电路器件进行仿真，确保仿真精度。
-
公开(公告)号：CN112052636B
公开(公告)日：2024-11-22
申请号：CN202010892603.2
申请日：2020-08-31
Applicant: 中国科学院微电子研究所
IPC: G06F30/3308
Abstract: 本发明公开了一种基于BSIMSOI的FDSOI MOSFET器件建模方法及装置，应用于集成电路设计领域，包括：根据FDSOI MOSFET器件提取正沟道模型参数和背沟道模型参数；基于正沟道模型参数和BSIMSOI标准模型生成BSIMSOI正沟道器件模型，以及基于背沟道模型参数和BSIMSOI标准模型生成BSIMSOI背沟道器件模型；将BSIMSOI背沟道器件模型以受控源形式与BSIMSOI正沟道器件模型进行连接，以得到目标FDSOI MOSFET器件模型。通过本发明大幅度提高了背沟道开启情况下的器件模型精度。
-
公开(公告)号：CN118739836A
公开(公告)日：2024-10-01
申请号：CN202310326698.5
申请日：2023-03-30
Applicant: 中国科学院微电子研究所
Abstract: 本申请提供了一种抗辐照电荷泵电路，包括：电流源输入单元、电流源输出单元、冗余开关单元以及运算放大单元；电流源输入单元用于根据基准电流生成开关电流；冗余开关单元通过电流源输出单元接地，用于通过自身中四条电流支路分别接收开关电流，输出电荷泵输出电压；运算放大单元用于对冗余开关单元中各条电流支路的电位进行钳制和跟随，消除抗辐照电荷泵的电流误差，稳定电荷泵输出电压，也即本申请提供的抗辐照电荷泵电路可以通过冗余开关单元中设置的四条电流支路进行抗辐照加固，解决了现有电荷泵使用额外电阻进行抗辐照加固，导致整体电路抖动和相位噪声大的问题，此外，还通过运算放大单元消除电流误差，提高了抗辐照电荷泵的输出稳定性。
-
公开(公告)号：CN115220516B
公开(公告)日：2024-08-13
申请号：CN202110410314.9
申请日：2021-04-16
Applicant: 中国科学院微电子研究所
IPC: G05F1/567
Abstract: 本发明公开了一种电压基准电路、元器件及设备，通过将第一PMOS管的源极和第二PMOS管的源极与电源端连接；电容的一端、第一PMOS管的栅极和漏极、第二PMOS管的栅极，以及第二NMOS管的漏极相互连接；第二PMOS管的漏极、第三NMOS管的漏极和栅极，以及第二NMOS管的栅极相互连接；第三NMOS管的源极、第二电阻一端，以及第一NMOS管的栅极相互连接作为电压基准电路输出端；第二电阻的另一端与第一NMOS管的漏极连接；第二NMOS管的源极与第一电阻的一端连接；电容的另一端、第一电阻的另一端及第一NMOS管的源极接地。
-
公开(公告)号：CN112883675B
公开(公告)日：2024-05-14
申请号：CN202110259512.X
申请日：2021-03-10
Applicant: 中国科学院微电子研究所
IPC: G06F30/367
Abstract: 本发明公开了一种半导体器件建模方法及装置，其中方法包括：基于BSIMSOI模型在器件模型漏端增加压控电阻，获得子电路模型；然后，基于子电路模型，提取子电路模型的模型参数。本发明通过在BSIMSOI模型的基础上进行改进，添加了一压控电阻后可有效的解决器件模型中由于欧姆接触和冻析效应所产生的偏差问题。
-
Patent Agency Ranking
公开(公告)号：CN112054025B
公开(公告)日：2023-11-14
申请号：CN202010894212.4
申请日：2020-08-31
Applicant: 中国科学院微电子研究所
IPC: H01L27/092 , H01L21/8238 , H01L29/06 , H01L29/786
Abstract: 本发明公开了一种串联SOI MOSFET器件结构及其制备方法，包括：位于埋氧层上的半导体材料层和栅极，设置于串联器件的有源区与栅极相交的边缘，并沿栅极的宽度方向向两侧延伸的部分隔离区；设置于串联器件最外侧的浅槽隔离区；设置于串联器件的有源区与栅极不相交的边缘的体接触区，设置于半导体材料层表面的导通层，所述导通层覆盖短接所述体接触区和相邻的源区，以使所述体接触区域与相邻的源区共用导电接触孔。本发明提供的器结构件及方法，用以解决现有技术中的串联SOI MOSFET器件芯片面积开销大和布线复杂的技术问题。实现了减少面积占用和减少布线复杂度的技术效果。
-
公开(公告)号：CN112992225B
公开(公告)日：2023-08-08
申请号：CN202110195016.2
申请日：2021-02-19
Applicant: 中国科学院微电子研究所
IPC: G11C11/419 , G11C11/417
Abstract: 本发明公开一种SRAM存储单元、SRAM存储器以及数据存储方法，属于半导体领域。以使SRAM存储单元中的存储数据在两个节点之间不断交换，均衡老化问题，消除阈值失配。SRAM存储单元包括主电路和从属电路。主电路包括交叉耦合的第一反相器和第二反相器，第一反相器的输入端和第二反相器的输出端串接有第一选通管。从属电路包括依次连接的第二选通管、第三反向器和第三选通管。第二选通管和第三选通管通过第一反相器的输入端，与主电路电连接。在一个周期内，第一选通管、第二选通管以及第三选通管上施加的控制信号由第一控制信号转变为第二控制信号，SRAM存储单元的存储节点的存储数据发生翻转。
-
公开(公告)号：CN109728798B
公开(公告)日：2023-08-01
申请号：CN201811441907.6
申请日：2018-11-29
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种高压侧栅极驱动电路及集成电路，包括：双脉冲产生电路、高电平移位电路、噪声抑制电路、触发器和栅驱动电路；所述噪声抑制电路包括串联的共模噪声抑制电路和差模噪声抑制电路；所述双脉冲产生电路的输出端与所述高电平移位电路的输入端连接，所述高电平移位电路的输出端与所述噪声抑制电路的输入端连接；所述噪声抑制电路的输出端与触发器的输入端连接；所述触发器的输出端与所述栅驱动电路的输入端连接。本发明提供的电路改善了现有的驱动电路可靠性差，易烧毁的技术问题，提高了电路可靠性。
-
公开(公告)号：CN110263399B
公开(公告)日：2023-04-25
申请号：CN201910502089.4
申请日：2019-06-11
Applicant: 中国科学院微电子研究所
Abstract: 本发明实施例涉及数据处理技术领域，具体而言，涉及一种基于Hspice的数据处理方法、装置及电子设备，该方法能够获取多个Hspice仿真文件以及每个Hspice仿真文件对应的电压信息和工艺信息，能够根据获取得到的每个Hspice仿真文件所对应的文件名称依次将每个Hspice仿真文件中的至少一个目标数据进行标记，并按照数据类别依次将每个Hspice仿真文件所对应的文件名称、电压信息、工艺信息、温度信息和完成标记的至少一个目标数据进行存储，如此，能够高效、准确地对大量仿真结果进行统计。
-
公开(公告)号：CN112466953B
公开(公告)日：2023-03-28
申请号：CN202011366925.X
申请日：2020-11-27
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L29/36 , H01L21/336
Abstract: 本发明涉及半导体技术领域，尤其涉及一种H型体接触SOI MOSFET器件及其制作方法，该器件包括：SOI衬底；位于SOI衬底上的有源区和有源区外围的场氧隔离区，位于有源区边缘的场注入区；其中，有源区包括：源区、漏区、P阱、H型栅区以及体接触区，源区、漏区分别位于H型栅区开口处，P阱位于源区和漏区之间，体接触区位于H型栅区宽度方向的两端；体接触区上设置有注入窗口,定义为高浓度注入区，高浓度注入区包括场注入区，高浓度注入区使得场氧隔离区与SOI衬底埋氧层之间夹角处的掺杂浓度大于P阱的掺杂浓度，通过将场氧隔离区与SOI衬底的埋氧层之间的夹角处的掺杂浓度提升，有效抑制器件关态漏电增大问题，显著提高器件的可靠性和工程应用水平。
-
-
-
-
-
-
-
-
-
Search Results
420
records
(took 0.046 seconds)
