-
公开(公告)号:CN118983283A
公开(公告)日:2024-11-19
申请号:CN202411068069.8
申请日:2024-08-05
Applicant: 中国科学院微电子研究所
IPC: H01L23/367 , H01L21/48
Abstract: 本申请公开一种半导体器件及其制造方法,涉及半导体技术领域,以解决现有半导体器件的散热能力差的问题。半导体器件包括:半导体结构,半导体结构包括第一基底、以及设置在第一基底上的芯片;第一键合层,设置在第一基底背离芯片的一侧;第一键合层包括沿平行于第一基底表面方向交替分布的第一导热材料部和第一粘合材料部;第二基底,第二基底的热导率大于第一基底;第二基底具有键合面;以及第二键合层,设置在第二基底具有的键合面,第二基底和半导体结构分别通过第二键合层和第一键合层键合在一起。半导体器件的制造方法用于制造上述技术方案所提的半导体器件。本申请提供的半导体器件及其制造方法用于提高半导体器件经由第二基底的散热能力。
-
公开(公告)号:CN109815576B
公开(公告)日:2023-04-18
申请号:CN201910046974.6
申请日:2019-01-18
Applicant: 中国科学院微电子研究所
IPC: G06F30/367
Abstract: 本发明实施例提供的一种VDMOS器件建模方法及模型,包括:建立包含漏端寄生电阻的VDMOS器件对应的子电路模型;引入一阶拟合系数、二阶拟合系数和耦合系数对所述漏端寄生电阻的值进行定义,获得所述漏端寄生电阻的值的定义函数;根据对所述VDMOS器件样本的测试数据与所述定义函数,获取包含所述一阶拟合系数、所述二阶拟合系数以及所述耦合系数的模型参数。本发明解决了目前缺乏标准的SPICE模型来精确的描述功率VDMOS器件中JFET电阻和漂移区电阻特性的问题。
-
公开(公告)号:CN114531146A
公开(公告)日:2022-05-24
申请号:CN202210031263.3
申请日:2022-01-12
Applicant: 中国科学院微电子研究所
IPC: H03K19/003 , H03K3/356
Abstract: 本发明公开了一种新型抗单粒子翻转触发器电路,所述触发器电路包括:存在电路连接关系的逻辑输入电路、第一主级门控电路、第二主级门控电路、第三主级门控电路、第四主级门控电路、第一从级门控电路、第二从级门控电路、第三从级门控电路、第四从级门控电路、主级锁存器、从级锁存器及至少一个反相器。采用本发明,能解决现有技术在辐射环境中当粒子入射电路时电平发生翻转且无法恢复的技术问题。
-
公开(公告)号:CN111680466A
公开(公告)日:2020-09-18
申请号:CN202010410521.X
申请日:2020-05-15
Applicant: 中国科学院微电子研究所
IPC: G06F30/3308
Abstract: 本申请提供一种用于对集成电路器件进行仿真的方法及装置,方法包括:根据集成电路器件的历史仿真结果确定至少一个温度区间;针对不同的温度区间,提取出对应的器件模型参数,根据模型参数建立对应的子器件模型;合并子器件模型,获得当前半导体器件模型;当需要再次对集成电路器件进行仿真时,接收仿真所需的目标温度,确定所目标温度所属的目标温度区间以及当前半导体器件模型中目标温度区间对应的子器件模型;利用对应的子器件模型对集成电路器件进行仿真;如此,因不同的温度区间对应的有不同的子器件模型,这样在对集成电路器件进行仿真时,无论温度是在什么范围内,都可以找到合适的子器件模型对集成电路器件进行仿真,确保仿真精度。
-
公开(公告)号:CN111680465A
公开(公告)日:2020-09-18
申请号:CN202010410498.4
申请日:2020-05-15
Applicant: 中国科学院微电子研究所
IPC: G06F30/3308
Abstract: 本发明提供一种半导体器件模型的建模方法及装置,方法包括:根据集成电路器件的历史仿真结果确定至少一个温度区间;针对不同的温度区间,提取出对应的器件模型参数,根据所述模型参数建立对应的子器件模型;合并所述子器件模型,获得当前半导体器件模型;当需要再次对所述集成电路器件进行仿真时,接收温度区间的当前标识值,根据所述当前标识值在所述当前半导体器件模型中确定出对应的子器件模型;利用所述对应的子器件模型对所述集成电路器件进行仿真;如此,因不同的温度区间对应的有不同的子器件模型,这样在对集成电路器件进行仿真时,无论温度是在什么范围内,都有合适的子器件模型对集成电路器件进行仿真,确保仿真精度,满足仿真要求。
-
公开(公告)号:CN119480624A
公开(公告)日:2025-02-18
申请号:CN202411498508.9
申请日:2024-10-24
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种晶圆键合方法及异质晶圆,涉及半导体材料技术领域,本发明提供的晶圆键合方法包括:接触压合,至少使第一晶圆和第二晶圆中的一个绕自身轴线旋转,以使第一晶圆和第二晶圆沿周向方向的相对旋转角度达到预设值,并在预设压力下将第一晶圆和第二晶圆相贴合进行压合,预设值依据第一晶圆和第二晶圆的材料进行调整。本发明提供的晶圆键合方法在接触压合步骤中对相键合的晶圆绕自身轴线转动,通过调整两个晶圆沿周向的相对旋转角度,以改善键合界面的化学匹配环境,减少因晶格失配产生应力对晶圆键合造成的不良影响,提升了整体的键合质量,大幅度提高了键合强度,增强了键合稳定性。
-
公开(公告)号:CN115758677A
公开(公告)日:2023-03-07
申请号:CN202211336724.4
申请日:2022-10-28
Applicant: 中国科学院微电子研究所
IPC: G06F30/20 , G06F111/10 , G06F119/08
Abstract: 本申请公开一种半导体器件模型的建模方法及相关设备,涉及半导体技术领域,能够提高建模得到的电子半导体器件模型的适用温度范围。半导体器件模型的建模方法,包括:根据对半导体器件实际测试得到的器件高温数据,对已有半导体器件模型进行参数提取,得到半导体器件高温模型,其中,所述器件高温数据对应的测试环境温度范围超出所述已有半导体器件模型对应的环境温度范围;在所述半导体器件高温模型中嵌入亚阈值漏电温度模型,得到优化版半导体器件高温模型;根据所述器件高温数据,对所述优化版半导体器件高温模型进行温度参数的提取,得到终版半导体器件高温模型。
-
公开(公告)号:CN115146569A
公开(公告)日:2022-10-04
申请号:CN202210879491.6
申请日:2022-07-25
Applicant: 中国科学院微电子研究所
IPC: G06F30/3308 , G06F30/27 , G06N3/04 , G06N3/08
Abstract: 本发明实施例提供了一种集成电路延时确定方法、装置及设备,其中集成电路延时确定方法包括:获取样本集成电路在亚阈值电压状态下的多组样本,每组样本包括工艺参数仿真实际值和延时标签信息,通过对每组工艺参数仿真实际值进行主成分分析,保留符合预设要求的工艺参数主成分分量,来得到降维后样本数据。在确定出目标BP神经网络结构后,利用降维后样本数据对目标BP神经网络结构进行训练,得到目标预测模型,这样,利用目标预测模型处理目标集成电路的工艺参数仿真实际值和时序弧,就能够较为准确地预测目标集成电路的延时信息,有效提高了确定集成电路延时的准确性,以及实现了对多时序弧对应延时的确定。
-
公开(公告)号:CN109742145B
公开(公告)日:2022-01-11
申请号:CN201811467318.5
申请日:2018-12-03
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L23/64 , H01L21/84 , H01L21/762
Abstract: 本发明涉及抗辐照技术领域,尤其涉及SOI器件及其制作方法,包括:氧化埋层位于衬底中,加热电阻、源极、栅极、漏极和隔离层位于氧化埋层的上方,隔离层环绕源极和漏极的外侧设置,隔离层和氧化埋层之间具有导热层,加热电阻环绕隔离层的外侧设置,加热电阻具有用于施加电压的第一电阻端口和第二电阻端口。本发明通过在SOI器件中设置加热电阻,利用加热电阻能够实现对器件的加热,提高SOI器件的温度,以改善SOI器件的抗总剂量性能,同时,由于施加在加热电阻上的电压可以动态调节,进而通过动态调节加热电阻上的电压还能够实现动态地对SOI器件的抗总剂量能力进行调节的技术效果,改善SOI器件的抗总剂量性能。
-
公开(公告)号:CN106802385B
公开(公告)日:2019-03-08
申请号:CN201710021085.5
申请日:2017-01-12
Applicant: 中国科学院微电子研究所
IPC: G01R31/26
Abstract: 本发明公开了一种SOI MOS器件的热阻提取方法,包括:在第一MOS器件处于非工作状态时,测试第二MOS器件在不同温度下的亚阈值斜率,获得亚阈值斜率标准数据;在第一环境温度下,测试当第一MOS器件处于工作状态时,第二MOS器件的当前亚阈值斜率;根据当前亚阈值斜率和亚阈值斜率标准数据,确定第一MOS器件的当前工作温度;根据当前工作温度与第一环境温度的差值,确定第一MOS器件的热阻。本发明提供的方法,解决了现有技术中PIV法测量热阻,存在的设备昂贵的技术问题。实现了一种简单且成本低的热阻测量方法。
-
-
-
-
-
-
-
-
-