一种基于线程调度的RISC-V向量优化方法、装置及设备

    公开(公告)号:CN119357124A

    公开(公告)日:2025-01-24

    申请号:CN202411376232.7

    申请日:2024-09-29

    Abstract: 本发明公开一种基于线程调度的RISC‑V向量优化方法、装置及设备,涉及数字集成电路设计领域,用于解决现有技术中由于访存性能限制导致的运算资源浪费,运算效率较低、性能下降的问题。包括:获取到RISC‑V向量指令,从中提取译码信息,获取矢量状态的寄存器配置信息;根据译码信息、寄存器配置信息、当前线程执行状态以及硬件配置,确定线程调度信息;根据线程调度信息执行对应线程任务;执行完毕后,若当前指令的线程任务执行完毕,则更新状态并交付当前指令;否则,则更新状态并执行下一个线程任务,直到线程任务全部执行完毕,写回数据,完成指令交付,结束指令周期。本发明可以有效改善访存性能限制下的向量指令执行表现,提高整体运算性能。

    一种半导体器件自加热效应的散热测试方法及系统

    公开(公告)号:CN115184761B

    公开(公告)日:2025-01-03

    申请号:CN202210804575.3

    申请日:2022-07-08

    Abstract: 本发明提供一种半导体器件自加热效应的散热测试方法及系统,双脉冲测量方式通过改变双脉冲间隔时长(冷却时长)来控制散热量,通过监测半导体器件输出电流与双脉冲间隔时长之间的相关性,在时域中观察自加热效应余热引起的电流变化,可准确表征出器件散热的真实情况;并且由于在采集电压值时,是采集脉冲信号0~100ns时间段对应的电压检测值,相当于是自加热效应刚刚开始时采集的电压检测值,自加热效应刚刚开始产生的热量对散热测试的影响很微弱,可以忽略不计,因此可克服自加热效应对散热测试过程的影响,进一步提高散热测试的准确性及精度。

    功率智能开关电路负载电流的测试电路及其测试方法

    公开(公告)号:CN112653441B

    公开(公告)日:2024-08-20

    申请号:CN202011237505.1

    申请日:2020-11-09

    Abstract: 本发明公开了一种功率智能开关电路负载电流的测试电路及其测试方法,测试电路包括:第一电源,用于在接收到第一上电指令后向功率智能开关电路供电;第二电源与第一控制端连接,用于在接收到第二上电指令后向第一控制端提供预设电压,第二上电指令的接收时刻不早于功率智能开关电路的上电时刻;功率开关管,用于在接收到第三上电指令后进行导通,第三上电指令的接收时刻晚于第一输入端和第一输出端的导通时刻;第三电源通过功率开关管与功率智能开关电路连接,用于通过导通的功率开关管提供负载电流;数据采集单元,用于采集负载电流,解决了现有技术中被测功率智能开关电路会产生较大的开关损耗,提升电路的结温,影响测试精度的技术问题。

    一种具有静电放电保护功能的可控硅器件

    公开(公告)号:CN112466939B

    公开(公告)日:2024-07-09

    申请号:CN202011349246.1

    申请日:2020-11-26

    Abstract: 本发明涉及可控硅器件静电保护技术领域,具体涉及一种具有静电放电保护功能的可控硅器件。其中,硅膜层中沿左右方向相邻设置有N型阱区和P型阱区;N型阱区中的上部从左到右依次设置有等效二极管区、第一P型重掺杂区和超浅沟槽隔离区;等效二极管区包括至少一个等效结构;任一等效结构均包括沿左右方向设置的第一N型重掺杂区和第二P型重掺杂区,并对应设置有第二多晶硅;P型阱区中的上部从左到右依次设置有第二N型重掺杂区和第三P型重掺杂区。本发明利用超浅沟槽隔离区的绝缘能力,增加了SCR中正极到负极的路径上的等效电阻,并在N型阱区中设置了等效二极管区,实现提高SCR的维持电压的目的,并且有效降低了SCR的漏电风险。

    半导体功率器件及其制备方法

    公开(公告)号:CN113644055B

    公开(公告)日:2023-11-14

    申请号:CN202110740270.6

    申请日:2021-06-30

    Abstract: 本发明公开了一种半导体功率器件及其制备方法,其中所述半导体功率器件包括:衬底、形成于所述衬底之上的至少一个接触区、形成于所述接触区上表面的引出、形成于所述引出之上的通孔结构;其中,所述通孔结构包括第一金属层和第二金属层,在所述第一金属层和所述第二金属层之间填充隔离介质层,并使用预设结构材料连接所述第一金属层和所述第二金属层,以在流经所述半导体功率器件的电流过载时利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行短路保护。采用本申请,能起到高效地栅源或漏源短路保护作用,满足半导体功率器件的高可靠性要求。

    一种可控硅器件
    6.
    发明授权

    公开(公告)号:CN112466940B

    公开(公告)日:2023-11-14

    申请号:CN202011349302.1

    申请日:2020-11-26

    Abstract: 本发明涉及可控硅静电保护技术领域,具体涉及一种可控硅器件。该结构中,N型阱区的上部设有第一空白掺杂区;任一等效结构均包括沿左右方向并排设置的第一N型重掺杂区和第二P型重掺杂区;任一等效结构均对应设置有第二多晶硅;P型阱区的上部设有第二空白掺杂区;第一多晶硅与第一空白掺杂区存在重合区,且覆盖第二空白掺杂区的顶部;硅化物阻隔层与第一P型重掺杂区存在重合区,并与第一多晶硅存在重合区,还覆盖第二空白掺杂区的顶部。本发明在N型阱区上设置了硅化物阻挡层,利用硅化物阻挡层良好的限流能力,并在N型阱区中设置了等效二极管区,实现提高了SCR的维持电压的目的,有效降低了SCR的漏电风险,提高了SCR的静电放电保护的性能。

    一种体接触SOI MOS器件结构及形成方法

    公开(公告)号:CN112054060B

    公开(公告)日:2023-11-14

    申请号:CN202010844426.0

    申请日:2020-08-20

    Abstract: 本发明公开了一种体接触SOI MOS器件结构及形成方法,该器件结构包括:位于SOI衬底顶层硅中的有源区、体引出区、刻蚀到顶层硅第一深度的部分浅槽隔离区、刻蚀到埋氧层的完全浅槽隔离区、以及位于顶层硅上方的栅极,有源区包括源区、漏区、沟道以及体接触区;部分浅槽隔离区为工型区域且位于有源区的外围,源区、漏区以及沟道位于工型区域的第一开口内,体接触区位于工型区域的第二开口内;体引出区位于部分浅槽隔离区下方,并与沟道下方的体区以及体接触区接触。上述方案中,器件沟道下方的体区能够接触到部分浅槽隔离区下方的体引出区,由于体引出区与体接触区接触,有效的抑制了浮体效应。

    功率器件的封装结构及封装方法
    8.
    发明公开

    公开(公告)号:CN116666336A

    公开(公告)日:2023-08-29

    申请号:CN202210156727.3

    申请日:2022-02-21

    Abstract: 本发明公开了一种功率器件的封装结构及封装方法,包括功率器件的芯片、底座、至少一个高阻外接引脚、至少一个低阻外接引脚和多根键合丝;所述底座用于支撑所述芯片,所述芯片具有至少一个大功率焊盘和至少一个小功率焊盘,每个所述大功率焊盘通过一根所述键合丝与一个所述低阻外接引脚电连接,每个所述小功率焊盘通过一根所述键合丝与一个所述高阻外接引脚连接。该封装结构可以有效降低封装引入的导通电阻的阻值,防止因封装引入的导通电阻的阻值过大,造成的功率器件芯片发热损坏等问题。

    静电防护器件的仿真装置及仿真方法

    公开(公告)号:CN115248966A

    公开(公告)日:2022-10-28

    申请号:CN202110453085.9

    申请日:2021-04-26

    Abstract: 本发明公开了一种静电防护器件的仿真装置及仿真方法,包括:建立静电防护器件模型;设定与参数对应的若干参数值,基于不同的参数值分别设定输入静电防护器件的若干电流脉冲信号,参数包括工作温度;将参数值输入静电防护器件模型,并将与参数值对应的若干不同的电流脉冲信号分别施加于静电防护器件模型上,分别对静电防护器件进行仿真,并分别输出电压脉冲信号;基于与参数值对应的若干电流脉冲信号和若干电压脉冲信号生成与参数值对应的I‑V特性曲线。可以实现在芯片制造前进行静电防护效果验证,而且仿真精度高,大大减少了静电防护器件的设计成本;而且能够获得工作温度对静电防护器件的影响效应,从而可以得到静电防护器件的最佳工作温度。

Patent Agency Ranking