公开(公告)号：CN113054038B

公开(公告)日：2024-07-02

申请号：CN202110159765.X

申请日：2015-05-11

Applicant: 罗姆股份有限公司

Inventor： 明田正俊 ,  三浦义胜

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/16 ,  H01L29/36 ,  H01L21/329

Abstract: 本发明的半导体装置，包含：由第1导电型的SiC构成的半导体层（6）；形成在所述半导体层的多个沟槽（8）；沿各所述沟槽的内表面而形成的第2导电型柱区域（12）；配置在相邻的所述第2导电型柱区域之间的第1导电型柱区域（13）；以及埋入所述沟槽的绝缘膜（14），通过超结构造，能够提高耐压。也能够进一步包含用于缓冲第1导电型柱区域（13）的表面部的电场强度的电场缓冲部（16）。

公开(公告)号：CN117174755A

公开(公告)日：2023-12-05

申请号：CN202311158028.3

申请日：2018-01-25

Applicant: 罗姆股份有限公司

Inventor： 坂口拓生 ,  明田正俊 ,  中野佑纪

IPC: H01L29/78 ,  H01L29/872 ,  H01L27/06 ,  H01L21/336

Abstract: 本发明提供一种半导体装置，其包含：半导体层，其具有一侧的第一主面和另一侧的第二主面；单位单元，其包含：在所述半导体层的所述第一主面的表层部形成的第一导电型的二极管区域、在所述半导体层的所述第一主面的表层部沿着所述二极管区域的周缘形成的第二导电型的阱区、以及在所述阱区的表层部形成的第一导电型区域；栅极电极层，其隔着栅极绝缘层与所述阱区及所述第一导电型区域对置；以及第一主面电极，其在所述半导体层的所述第一主面上包覆所述二极管区域和所述第一导电型区域，并在与所述二极管区域之间形成肖特基接合，且在与所述第一导电型区域之间形成欧姆接合。

公开(公告)号：CN115117054A

公开(公告)日：2022-09-27

申请号：CN202210962489.5

申请日：2017-01-16

Applicant: 罗姆股份有限公司

Inventor： 中川让 ,  森诚悟 ,  坂口拓生 ,  明田正俊 ,  中野佑纪

IPC: H01L27/04 ,  H01L21/337 ,  H01L27/098 ,  H01L29/12 ,  H01L29/78 ,  H01L29/808

Abstract: 本发明提供一种半导体装置，半导体装置(1)包括形成于半导体层的第一主面的表层部的沟槽栅极构造(6)。在沟槽栅极构造(6)的侧方，在半导体层的第一主面的表层部形成有源区(10)及阱区(11)。阱区(11)相对于源区(10)形成于半导体层的第二主面侧的区域。在阱区(11)中，在沿着沟槽栅极构造(6)的部分形成有沟道。在半导体层中，在沟槽栅极构造(6)及源区(10)之间的区域形成有叠层区域(22)。叠层区域(22)具有形成于半导体层的第一主面的表层部的p型杂质区域(20)及相对于第二导电型杂质区域(20)形成于半导体层的第二主面侧的n型杂质区域(21)。

公开(公告)号：CN110226236B

公开(公告)日：2022-08-30

申请号：CN201880008393.7

申请日：2018-01-25

Applicant: 罗姆股份有限公司

Inventor： 森诚悟 ,  明田正俊

IPC: H01L29/872 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 半导体装置包括：具有主面的第一导电型的半导体层；形成于上述半导体层的上述主面的表层部的第一导电型的二极管区域；包含结晶缺陷且沿上述二极管区域的周缘形成于上述半导体层的上述主面的表层部的载流子捕获区域；以及形成在上述半导体层的上述主面上且在与上述二极管区域之间形成肖特基接合的阳电极。

公开(公告)号：CN108475677B

公开(公告)日：2022-07-26

申请号：CN201780007370.X

申请日：2017-01-16

Applicant: 罗姆股份有限公司

Inventor： 中川让 ,  森诚悟 ,  坂口拓生 ,  明田正俊 ,  中野佑纪

IPC: H01L27/04 ,  H01L21/337 ,  H01L27/098 ,  H01L29/12 ,  H01L29/78 ,  H01L29/808

Abstract: 半导体装置(1)包括形成于半导体层的第一主面的表层部的沟槽栅极构造(6)。在沟槽栅极构造(6)的侧方，在半导体层的第一主面的表层部形成有源区(10)及阱区(11)。阱区(11)相对于源区(10)形成于半导体层的第二主面侧的区域。在阱区(11)中，在沿着沟槽栅极构造(6)的部分形成有沟道。在半导体层中，在沟槽栅极构造(6)及源区(10)之间的区域形成有叠层区域(22)。叠层区域(22)具有形成于半导体层的第一主面的表层部的p型杂质区域(20)及相对于第二导电型杂质区域(20)形成于半导体层的第二主面侧的n型杂质区域(21)。

公开(公告)号：CN109643733B

公开(公告)日：2022-04-15

申请号：CN201780050362.3

申请日：2017-08-10

Applicant: 罗姆股份有限公司

Inventor： 森诚悟 ,  明田正俊

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/322 ,  H01L21/336 ,  H01L21/76 ,  H01L29/06 ,  H01L29/12

Abstract: 本发明提供一种反向阻断半导体装置及其制造方法，能够通过简单的结构使制造工序的生产率提高，并通过肖特基结确保反向耐压。提供一种半导体装置，其包含：具有表面及所述表面的相反侧的背面、以及端面的第一导电型的半导体层；在所述半导体层的表面部形成的MIS晶体管构造；在所述半导体层的所述背面与所述半导体层的一部分形成肖特基结的第一电极；以及在形成有所述MIS晶体管构造的有源区域的周围区域以沿所述半导体层从所述表面到达所述背面的方式形成，并由具有比所述半导体层高的电阻的高电阻区域或第二导电型的杂质区域构成的电场缓和区域。

公开(公告)号：CN106463546B

公开(公告)日：2022-01-04

申请号：CN201580024779.3

申请日：2015-05-11

Applicant: 罗姆股份有限公司

Inventor： 明田正俊 ,  三浦义胜

IPC: H01L29/872 ,  H01L21/329 ,  H01L29/06 ,  H01L29/47

Abstract: 本发明的半导体装置，包含：由第1导电型的SiC构成的半导体层（6）；形成在所述半导体层的多个沟槽（8）；沿各所述沟槽的内表面而形成的第2导电型柱区域（12）；配置在相邻的所述第2导电型柱区域之间的第1导电型柱区域（13）；以及埋入所述沟槽的绝缘膜（14），通过超结构造，能够提高耐压。也能够进一步包含用于缓冲第1导电型柱区域（13）的表面部的电场强度的电场缓冲部（16）。

公开(公告)号：CN109643728A

公开(公告)日：2019-04-16

申请号：CN201780050601.5

申请日：2017-07-27

Applicant: 罗姆股份有限公司

Inventor： 森诚悟 ,  明田正俊

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 提供一种半导体装置，能够兼顾小电流区域和大电流区域双方的良好的开关特性、以及良好的反向耐压。半导体装置包含：具有表面、该表面相反侧的背面以及端面的半导体层；在所述半导体层的表面部形成的MIS晶体管构造；在所述半导体层的所述背面侧彼此邻接地形成的第一导电型部和第二导电型部；以及在所述半导体层的所述背面上形成并与所述第一导电型部形成肖特基结且与所述第二导电型部形成欧姆接触的第一电极。

公开(公告)号：CN109478568A

公开(公告)日：2019-03-15

申请号：CN201780043761.7

申请日：2017-07-11

Applicant: 罗姆股份有限公司

Inventor： 森诚悟 ,  明田正俊

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8249 ,  H01L27/06 ,  H01L29/06 ,  H01L29/12 ,  H01L29/417 ,  H01L29/739

Abstract: 半导体装置包含：第一导电型的第一半导体层；上述第一半导体层上的第二导电型的第二半导体层；形成于上述第二半导体层的表面部的MIS晶体管构造；选择性地形成于上述第一半导体层的沟槽；以及以进入上述沟槽的方式形成于上述第一半导体层的背面上的第一电极，上述第二半导体层以横跨露出于上述沟槽的底部的第一部分以及与上述第一导电型层相接的第二部分的方式具有第二导电型区域，上述第一电极至少在上述沟槽的底部与上述第二导电型区域形成欧姆接触，且与上述第一半导体层形成欧姆接触，上述第二导电型区域的载流子寿命为0.1μs以上。

公开(公告)号：CN102738213B

公开(公告)日：2017-04-12

申请号：CN201210099889.4

申请日：2012-04-06

Applicant: 罗姆股份有限公司

Inventor： 明田正俊

IPC: H01L29/06 ,  H01L29/872

CPC classification number: H01L29/0619 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/872 ,  Y02B10/30

Abstract: 本发明提供一种能够降低逆方向泄漏电流及顺方向电压的半导体装置。该半导体装置中，以与具有正面(12)及背面(11)、且在正面(12)侧形成着具有侧壁(22)及底壁(20)的梯形沟槽(17)的SiC外延层(6)的正面(12)相接的方式，使阳极电极(27)进行萧特基接合。而且，使各梯形沟槽(17)的底壁(20)的边缘部(24)以曲率半径(R)满足0.01L＜R＜10L…(1)(式(1)中，(L)表示沿着沟槽(17)的宽度方向而相向的边缘部(24)间的直线距离)的方式，形成为朝向梯形沟槽(17)的外方弯曲的形状。