-
公开(公告)号：CN100468193C
公开(公告)日：2009-03-11
申请号：CN02121806.4
申请日：2002-04-23
Applicant: 株式会社东芝
IPC: G03F1/08 , H01L21/027 , G06F17/50
CPC classification number: G03F1/36
Abstract: 提供一种曝光掩模的图案修正方法和半导体器件的制造方法。该曝光掩模的图案修正方法包括：准备包含使用曝光掩模在衬底上形成图案的多个单元工序的单元工序组；在所述多个单元工序中的至少一个单元工序中产生变更的情况下，使用第一和第二邻近效应数据来设定在所述曝光掩模中实施邻近效应修正用的修正规则或修正模块；以及使用所述修正规则或所述修正模块，在所述曝光掩模中实施邻近效应修正。还涉及使用上述修正方法的半导体器件的制造方法。
-
公开(公告)号：CN101055837A
公开(公告)日：2007-10-17
申请号：CN200710091164.X
申请日：2007-04-11
Applicant: 株式会社东芝
Inventor： 桥本耕治
IPC: H01L21/033 , H01L21/82 , H01L21/00
CPC classification number: H01L21/32139 , H01L21/0337 , H01L21/0338 , H01L27/115 , H01L27/11526 , H01L27/11529
Abstract: 一种半导体装置的制造方法，包括：在基板上形成3层叠层膜并在其上形成作为掩模加工第1层的第1抗蚀剂图形，形成第1膜图形并在去除其后，利用第2抗蚀剂图形部分覆盖第1膜图形；通过蚀刻使露出的第1膜图形变细；去除第2抗蚀剂图形后以部分变细的第1膜图形为掩模加工第2层形成第2膜图形；利用第3抗蚀剂图形部分覆盖第2膜图形；蚀刻去除露出的区域的第1膜图形保留其下面的第2层的部分；去除第3抗蚀剂图形后在第2膜图形和保留的第2层的部分的侧壁部形成侧壁隔离物；形成侧壁隔离物后去除保留的第2层的部分；以第2膜图形和侧壁隔离物为掩模蚀刻第3层形成第3膜图形；形成第3膜图形后去除第2膜图形和侧壁隔离物保留第3膜图形。
-
公开(公告)号：CN1284205C
公开(公告)日：2006-11-08
申请号：CN200310113236.8
申请日：2003-11-07
Applicant: 株式会社东芝
IPC: H01L21/00 , H01L21/027 , H01L21/82 , G03F1/00
CPC classification number: G03F1/36 , G06F17/5009 , G06F17/5081 , G06F2217/12 , Y02P90/265
Abstract: 本发明提供即便是在余裕度窄的光刻工序中也可以提高晶片的成品率，可以降低集成电路器件的造价的集成电路的图形设计方法。对用来设计集成电路的电路图形的第1设计数据之中的至少一部分的部分数据计算出来的在被处理衬底上进行的光刻工序的余裕度和在被处理衬底上实际上被认为是必要的光刻工序的余裕度进行比较。在所计算的光刻工序的余裕度比被认为是必要的余裕度小的情况下，使得在被处理衬底上的光刻工序的余裕度成为与被认为是必要的光刻工序的余裕度同等以上的大小那样地修正部分数据。用修正后的部分数据更新第1设计数据以制作第2设计数据。
-
公开(公告)号：CN1444268A
公开(公告)日：2003-09-24
申请号：CN03119489.3
申请日：2003-03-12
Applicant: 株式会社东芝
IPC: H01L21/82
CPC classification number: H01L22/20 , H01L2924/0002 , H01L2924/00
Abstract: 一种用来决定在半导体集成电路器件的制造中使用的加工参数的方法，具备：根据加工参数信息对与半导体集成电路的设计布图对应的第1图案进行修正，得到第2图案的步骤；用上述加工参数信息，预测与上述第2图案对应而且应当用刻蚀加工在半导体晶片上边形成的第3图案的步骤；通过将上述第3图案与上述第1图案进行比较，得到评价值的步骤；判断上述评价值是否满足规定的条件的步骤；在上述评价值被判断为不满足规定的条件的情况下，变更上述加工参数信息的步骤。
-
公开(公告)号：CN1379444A
公开(公告)日：2002-11-13
申请号：CN02119812.8
申请日：2002-03-29
Applicant: 株式会社东芝
IPC: H01L21/027 , H01L21/70 , G03F7/00
CPC classification number: G03F7/0035 , H01L21/0338 , H01L21/28123 , H01L21/32139 , H01L21/823456 , H01L21/823475 , H01L27/10873 , H01L27/10894 , H01L27/10897
Abstract: 一种半导体器件的制造方法,在被加工膜(3)上的硬掩模材料膜(4)上按曝光分辨极限尺寸形成抗蚀剂图案(5),将抗蚀剂图案(5)作为掩模加工材料膜(4),形成硬掩模图案(6),形成具有露出掩模图案(6)的选择区域(6a)的开口(7a),并覆盖非选择区域(6b)的抗蚀剂图案(7)。仅选择蚀刻加工并细化开口(7a)内露出的掩模图案部(6a),使用掩模图案(6)蚀刻加工被加工膜(3),形成具有曝光分辨极限尺寸宽度宽的图案部(8b)和分辨极限以下的细小的图案部(8a)的被加工膜图案(8)。
-
Patent Agency Ranking
公开(公告)号：CN1292480C
公开(公告)日：2006-12-27
申请号：CN03104439.5
申请日：2003-02-14
Applicant: 株式会社东芝
CPC classification number: H01L27/11521 , G11C16/0483 , H01L27/0207 , H01L27/115 , H01L27/11519 , H01L27/11524
Abstract: 一种非易失性半导体存储装置，其特征在于：具有：配置在行方向的多条字线；配置在与字线正交的列方向的位线；配置在列方向，并且具有通过多条字线的任意一条，分别控制电荷存储状态的电荷存储层的存储单元晶体管；在存储单元晶体管的排列的一端一侧，在列方向相邻配置，并且选择排列的存储单元晶体管的多个第一选择晶体管；连接了第一选择晶体管的各栅极的第一选择栅布线。
-
公开(公告)号：CN1278382C
公开(公告)日：2006-10-04
申请号：CN02119812.8
申请日：2002-03-29
Applicant: 株式会社东芝
IPC: H01L21/027 , H01L21/70 , G03F7/00
CPC classification number: G03F7/0035 , H01L21/0338 , H01L21/28123 , H01L21/32139 , H01L21/823456 , H01L21/823475 , H01L27/10873 , H01L27/10894 , H01L27/10897
Abstract: 一种半导体器件的制造方法，在被加工膜(3)上的硬掩模材料膜(4)上按曝光分辨极限尺寸形成抗蚀剂图案(5)，将抗蚀剂图案(5)作为掩模加工材料膜(4)，形成硬掩模图案(6)，形成具有露出掩模图案(6)的选择区域(6a)的开口(7a)，并覆盖非选择区域(6b)的抗蚀剂图案(7)。仅选择蚀刻加工并细化开口(7a)内露出的掩模图案部(6a)，使用掩模图案(6)蚀刻加工被加工膜(3)，形成具有曝光分辨极限尺寸宽度宽的图案部(8b)和分辨极限以下的细小的图案部(8a)的被加工膜图案(8)。
-
公开(公告)号：CN1275176C
公开(公告)日：2006-09-13
申请号：CN03119489.3
申请日：2003-03-12
Applicant: 株式会社东芝
CPC classification number: H01L22/20 , H01L2924/0002 , H01L2924/00
Abstract: 一种用来决定在半导体集成电路器件的制造中使用的加工参数的方法，具备：根据加工参数信息对与半导体集成电路的设计布图对应的第1图案进行修正，得到第2图案的步骤；用上述加工参数信息，预测与上述第2图案对应而且应当用刻蚀加工在半导体晶片上边形成的第3图案的步骤；通过将上述第3图案与上述第1图案进行比较，得到评价值的步骤；判断上述评价值是否满足规定的条件的步骤；在上述评价值被判断为不满足规定的条件的情况下，变更上述加工参数信息的步骤。
-
公开(公告)号：CN1577723A
公开(公告)日：2005-02-09
申请号：CN200410059454.2
申请日：2004-06-28
Applicant: 株式会社东芝
CPC classification number: G06T7/0004 , G06K9/48 , G06T7/66 , G06T2207/20044
Abstract: 一种图形处理方法，在此图形处理方法中：它相对由点集表示的于数字图像中反映的物体形状轮廓的图形，应用中间轴与芯线中的至少一个，计算由此图形的轮廓在到图形的中心方向上按等距离离开的第一图形骨架；将计算出的上述第一图形骨架中上述图形的顶点到该骨架的枝状直线删除求出第二图形骨架；相对以上述第二图形骨架一方的端点为始点以另一方的端点为终点绕上述图形轮廓一周求得的数据，将上述第二图形骨架作为一方的坐标轴并将从上述第二图形骨架到上述图形轮廓的距离作为另一方的坐标轴由此定义曲线坐标系；将上述图形轮廓上的点坐标变换到该曲线坐标系的上述另一方坐标轴上，根据图像来处理其上述物体形状的图形。
-
公开(公告)号：CN1519938A
公开(公告)日：2004-08-11
申请号：CN03104439.5
申请日：2003-02-14
Applicant: 株式会社东芝
CPC classification number: H01L27/11521 , G11C16/0483 , H01L27/0207 , H01L27/115 , H01L27/11519 , H01L27/11524
Abstract: 一种非易失性半导体存储装置，其特征在于：具有：配置在行方向的多条字线；配置在与字线正交的列方向的位线；配置在列方向，并且具有通过多条字线的任意一条，分别控制电荷存储状态的电荷存储层的存储单元晶体管；在存储单元晶体管的排列的一端一侧，在列方向相邻配置，并且选择排列的存储单元晶体管的多个第一选择晶体管；连接了第一选择晶体管的各栅极的第一选择栅布线。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.029 seconds)
