光掩模制造方法和半导体器件制造方法

    公开(公告)号:CN1254848C

    公开(公告)日:2006-05-03

    申请号:CN200310115276.6

    申请日:2003-11-26

    CPC classification number: G03F1/36 G03F1/68

    Abstract: 本发明提供一种能够适当选取判定光掩模好坏时所用管理部位的光掩模制造方法。该方法具备:准备应在掩模基板上形成的掩模图形数据的工序;根据所述数据,分别对所述掩模图形中包括的多个图形,计算边缘移动灵敏度的工序,其中,该边缘移动灵敏度对应于,从图形边缘变动时应设定的适宜曝光量偏移的偏移量;根据所述计算出的边缘移动灵敏度,决定所述掩模基板上应形成的掩模图形的管理部位的工序;在所述掩模基板上形成掩模图形的工序;取得与所述掩模基板上形成的掩模图形的所述管理部位对应的区域中所包括的图形的尺寸的工序;以及根据所述取得的尺寸,判定所述掩模基板上形成的掩模图形的曝光裕度是否满足预定条件的工序。

    光掩模制造方法和半导体器件制造方法

    公开(公告)号:CN1505102A

    公开(公告)日:2004-06-16

    申请号:CN200310115276.6

    申请日:2003-11-26

    CPC classification number: G03F1/36 G03F1/68

    Abstract: 本发明提供一种能够适当选取判定光掩模好坏时所用管理部位的光掩模制造方法。该方法具备:准备在掩模基板上应形成的掩模图形的数据的工序;按照数据,分别对所述掩模图形中包括的多个图形变动图形边缘时,计算与应该设定曝光量的适宜曝光量的偏移量对应的边缘移动灵敏度的工序;按照计算的边缘移动灵敏度,特定在掩模基板上应形成的掩模图形的管理部位的工序;在掩模基板上实际形成掩模图形的工序;取得与掩模基板上形成掩模图形的管理部位对应的区域中包括的图形尺寸的工序;以及按照取得的尺寸,判定掩模基板上形成的掩模图形是否满足规定条件的工序。

    曝光掩模的图案修正方法和半导体器件的制造方法

    公开(公告)号:CN1383188A

    公开(公告)日:2002-12-04

    申请号:CN02121806.4

    申请日:2002-04-23

    CPC classification number: G03F1/36

    Abstract: 一种曝光掩模的图案修正方法,包括:准备包含使用曝光掩模在衬底上形成图案的多个单元工序的单元工序组;在所述多个单元工序中的至少一个单元工序中产生变更的情况下,使用第一和第二邻近效应数据来设定在所述曝光掩模中实施邻近效应修正用的修正规则或修正模块;以及使用所述修正规则或所述修正模块,在所述曝光掩模中实施邻近效应修正。还涉及使用上述修正方法的半导体器件的制造方法。

    半导体装置的制造方法
    5.
    发明授权

    公开(公告)号:CN100499023C

    公开(公告)日:2009-06-10

    申请号:CN200710091164.X

    申请日:2007-04-11

    Inventor: 桥本耕治

    Abstract: 一种半导体装置的制造方法,包括:在基板上形成3层叠层膜并在其上形成作为掩模加工第1层的第1抗蚀剂图形,形成第1膜图形并在去除其后,利用第2抗蚀剂图形部分覆盖第1膜图形;通过蚀刻使露出的第1膜图形变细;去除第2抗蚀剂图形后以部分变细的第1膜图形为掩模加工第2层形成第2膜图形;利用第3抗蚀剂图形部分覆盖第2膜图形;蚀刻去除露出的区域的第1膜图形保留其下面的第2层的部分;去除第3抗蚀剂图形后在第2膜图形和保留的第2层的部分的侧壁部形成侧壁隔离物;形成侧壁隔离物后去除保留的第2层的部分;以第2膜图形和侧壁隔离物为掩模蚀刻第3层形成第3膜图形;形成第3膜图形后去除第2膜图形和侧壁隔离物保留第3膜图形。

    集成电路图形检验装置和检验方法

    公开(公告)号:CN1601225A

    公开(公告)日:2005-03-30

    申请号:CN200410080073.2

    申请日:2004-09-24

    CPC classification number: G06F17/5081

    Abstract: 一种集成电路图形检验装置和方法。要短时间而且正确地检验图形是困难的。解决方式是:公差数据产生部分(16)产生与根据设计数据设定的目标图形对应的公差数据。摄像装置(18)产生根据目标图形形成的半导体器件的图形的图像数据。轮廓抽出部分(19)从由摄像装置(18)供给的图像数据中抽出图形的轮廓数据。数据合成部分(17)合成由公差数据超短波法(16)供给的公差数据,和由轮廓抽出部分(19)供给轮廓数据,判定这些数据的交叉部分的有无。

    集成电路图形检验装置和检验方法

    公开(公告)号:CN1279329C

    公开(公告)日:2006-10-11

    申请号:CN200410080073.2

    申请日:2004-09-24

    CPC classification number: G06F17/5081

    Abstract: 一种集成电路图形检验装置和方法。要短时间而且正确地检验图形是困难的。解决方式是:公差数据产生部分(16)产生与根据设计数据设定的目标图形对应的公差数据。摄像装置(18)产生根据目标图形形成的半导体器件的图形的图像数据。轮廓抽出部分(19)从由摄像装置(18)供给的图像数据中抽出图形的轮廓数据。数据合成部分(17)合成由公差数据产生部分(16)供给的公差数据,和由轮廓抽出部分(19)供给轮廓数据,判定这些数据的交叉部分的有无。

Patent Agency Ranking