光掩模制造方法和半导体器件制造方法

    公开(公告)号:CN1254848C

    公开(公告)日:2006-05-03

    申请号:CN200310115276.6

    申请日:2003-11-26

    CPC classification number: G03F1/36 G03F1/68

    Abstract: 本发明提供一种能够适当选取判定光掩模好坏时所用管理部位的光掩模制造方法。该方法具备:准备应在掩模基板上形成的掩模图形数据的工序;根据所述数据,分别对所述掩模图形中包括的多个图形,计算边缘移动灵敏度的工序,其中,该边缘移动灵敏度对应于,从图形边缘变动时应设定的适宜曝光量偏移的偏移量;根据所述计算出的边缘移动灵敏度,决定所述掩模基板上应形成的掩模图形的管理部位的工序;在所述掩模基板上形成掩模图形的工序;取得与所述掩模基板上形成的掩模图形的所述管理部位对应的区域中所包括的图形的尺寸的工序;以及根据所述取得的尺寸,判定所述掩模基板上形成的掩模图形的曝光裕度是否满足预定条件的工序。

    图案形成方法、用于该图案形成的曝光用的掩模及其制造方法

    公开(公告)号:CN1242452C

    公开(公告)日:2006-02-15

    申请号:CN02118390.2

    申请日:2002-04-26

    CPC classification number: G03F1/36 G03F7/70433 G03F7/70441

    Abstract: 该图案形成方法,通过第1处理,将多个存储单元的单元图案分别分离成位于单元的最边缘部分的内侧的预定位置的第1图案群和除此以外的第2图案群。通过第2处理,为所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量,将决定所述第2图案群的掩模尺寸。通过第3处理,在所述的条件下,为使所述第1图案群加工成所希望的尺寸,将按照周边图案环境使该第1图案群的掩模尺寸最佳化。通过第4处理,按照所述第2图案群的掩模尺寸和所述第1图案群的掩模尺寸形成所述存储单元的掩模图案,通过第5处理,使用所述掩模图案、在半导体晶片上形成所述单元图案。

    光掩模制造方法和半导体器件制造方法

    公开(公告)号:CN1505102A

    公开(公告)日:2004-06-16

    申请号:CN200310115276.6

    申请日:2003-11-26

    CPC classification number: G03F1/36 G03F1/68

    Abstract: 本发明提供一种能够适当选取判定光掩模好坏时所用管理部位的光掩模制造方法。该方法具备:准备在掩模基板上应形成的掩模图形的数据的工序;按照数据,分别对所述掩模图形中包括的多个图形变动图形边缘时,计算与应该设定曝光量的适宜曝光量的偏移量对应的边缘移动灵敏度的工序;按照计算的边缘移动灵敏度,特定在掩模基板上应形成的掩模图形的管理部位的工序;在掩模基板上实际形成掩模图形的工序;取得与掩模基板上形成掩模图形的管理部位对应的区域中包括的图形尺寸的工序;以及按照取得的尺寸,判定掩模基板上形成的掩模图形是否满足规定条件的工序。

    检查方法和光掩模
    5.
    发明公开

    公开(公告)号:CN1493923A

    公开(公告)日:2004-05-05

    申请号:CN03147290.7

    申请日:2003-07-11

    CPC classification number: G03F7/70566 G03F7/706

    Abstract: 本发明提供一种投影光学系统的高精度的检查方法。通过经偏振的第1曝光光,在涂敷于晶片(10)上的抗蚀剂上转印光掩模(33)的曝光标记,并求出投影光学系统(9)的光学特性。接着,通过其偏光状态与第1曝光光不同的第2曝光光,在涂敷于晶片(10)上的抗蚀剂上转印光掩模(33)的曝光标记,并求出投影光学系统(9)的光学特性。然后,计算通过第1和第2曝光光求出的光学特性之差,进行投影光学系统(9)的性能检查。

    图案形成方法、用于该图案形成的曝光用的掩膜及其制造方法

    公开(公告)号:CN1384530A

    公开(公告)日:2002-12-11

    申请号:CN02118390.2

    申请日:2002-04-26

    CPC classification number: G03F1/36 G03F7/70433 G03F7/70441

    Abstract: 该图案形成方法,通过第1处理,将多个存储单元的单元图案分别分离成位于从单元的最边缘部分只有规定的大小的内侧的第1图案群和除此以外的第2图案群。通过第2处理,为所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量,将决定其掩膜尺寸。通过第3处理,在所述的条件下,为使所述第1图案群加工成所希望的尺寸,将按照周边图案环境使其掩膜尺寸最佳化。通过第4处理,按照所述第2图案群的掩膜尺寸和所述第1图案群的掩膜尺寸形成所述存储单元的掩膜图案,通过第5处理,使用所述掩膜图案、在半导体晶片上形成所述单元图案。

    曝光掩模的图案修正方法和半导体器件的制造方法

    公开(公告)号:CN1383188A

    公开(公告)日:2002-12-04

    申请号:CN02121806.4

    申请日:2002-04-23

    CPC classification number: G03F1/36

    Abstract: 一种曝光掩模的图案修正方法,包括:准备包含使用曝光掩模在衬底上形成图案的多个单元工序的单元工序组;在所述多个单元工序中的至少一个单元工序中产生变更的情况下,使用第一和第二邻近效应数据来设定在所述曝光掩模中实施邻近效应修正用的修正规则或修正模块;以及使用所述修正规则或所述修正模块,在所述曝光掩模中实施邻近效应修正。还涉及使用上述修正方法的半导体器件的制造方法。

    干涉曝光设备、干涉曝光方法以及半导体器件制造方法

    公开(公告)号:CN102880005A

    公开(公告)日:2013-01-16

    申请号:CN201210070064.X

    申请日:2012-03-16

    CPC classification number: G03F7/70408

    Abstract: 提供了干涉曝光设备和方法。根据一个实施例,该实施例的干涉曝光设备,包括:光路改变部分,其中改变元件被基本轴对称地设置,所述改变元件适于对彼此具有相干性的多个光束改变该多个光束的光路方向和光路长度;以及调节部分,其用于与将在基底上形成的图形形状相对应地对入射基底的光束的一部分进行强度改变或相位改变,从而调节该光束的一部分。从光路改变部分和调节部分出射的光束在基底上干涉以在基底上进行干涉曝光。

    滴状体配置方法及装置、图案形成方法、模板图案的设计方法

    公开(公告)号:CN103317713B

    公开(公告)日:2016-08-10

    申请号:CN201310087116.9

    申请日:2013-03-19

    Abstract: 实施方式的滴状体配置方法包括:将基体的面划分为第1区域并对每个第1区域求出滴状体的量的工序;求出滴状体的总量的工序;求出滴状体的总数的工序;根据模板的接触方式求出暂定的滴状体的配置的工序;将各第1区域分配至最接近的滴状体、将第1区域的集体作为第2区域通过第2区域重新划分的划分工序;以及对每个第2区域求出评价值的评价值计算工序。另外,该实施方式的滴状体配置方法,在评价值的分布处于作为目标的范围内时,确定滴状体的位置,在评价值的分布不处于作为目标的范围内时,重复进行变更至少任一个滴状体的位置的工序、划分工序及评价值计算工序。

Patent Agency Ranking