公开(公告)号：CN1278382C

公开(公告)日：2006-10-04

申请号：CN02119812.8

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 桥本耕治 ,  井上壮一 ,  高畑和宏 ,  吉川圭

IPC: H01L21/027 ,  H01L21/70 ,  G03F7/00

CPC classification number: G03F7/0035 ,  H01L21/0338 ,  H01L21/28123 ,  H01L21/32139 ,  H01L21/823456 ,  H01L21/823475 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/10897

Abstract: 一种半导体器件的制造方法，在被加工膜(3)上的硬掩模材料膜(4)上按曝光分辨极限尺寸形成抗蚀剂图案(5)，将抗蚀剂图案(5)作为掩模加工材料膜(4)，形成硬掩模图案(6)，形成具有露出掩模图案(6)的选择区域(6a)的开口(7a)，并覆盖非选择区域(6b)的抗蚀剂图案(7)。仅选择蚀刻加工并细化开口(7a)内露出的掩模图案部(6a)，使用掩模图案(6)蚀刻加工被加工膜(3)，形成具有曝光分辨极限尺寸宽度宽的图案部(8b)和分辨极限以下的细小的图案部(8a)的被加工膜图案(8)。

公开(公告)号：CN1379444A

公开(公告)日：2002-11-13

申请号：CN02119812.8

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 桥本耕治 ,  井上壮一 ,  高畑和宏 ,  吉川圭

IPC: H01L21/027 ,  H01L21/70 ,  G03F7/00

CPC classification number: G03F7/0035 ,  H01L21/0338 ,  H01L21/28123 ,  H01L21/32139 ,  H01L21/823456 ,  H01L21/823475 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/10897

Abstract: 一种半导体器件的制造方法,在被加工膜(3)上的硬掩模材料膜(4)上按曝光分辨极限尺寸形成抗蚀剂图案(5),将抗蚀剂图案(5)作为掩模加工材料膜(4),形成硬掩模图案(6),形成具有露出掩模图案(6)的选择区域(6a)的开口(7a),并覆盖非选择区域(6b)的抗蚀剂图案(7)。仅选择蚀刻加工并细化开口(7a)内露出的掩模图案部(6a),使用掩模图案(6)蚀刻加工被加工膜(3),形成具有曝光分辨极限尺寸宽度宽的图案部(8b)和分辨极限以下的细小的图案部(8a)的被加工膜图案(8)。