-
公开(公告)号：CN1269214C
公开(公告)日：2006-08-09
申请号：CN200310118329.X
申请日：2003-11-21
Applicant: 株式会社东芝
IPC: H01L27/10 , H01L27/115 , H01L27/08 , H01L21/8234
CPC classification number: H01L27/11521 , H01L27/115 , H01L27/11524
Abstract: 提供一种防止字线与半导体衬底之间电短路，具备电可靠性高的非易失性存储电路的半导体器件及其制造方法。在具备非易失性存储电路的半导体器件中，包括：有第1槽30和埋设其内部的隔离用充填材料31的元件隔离区3；在栅宽度方向相邻存储单元M的浮动电极5间，与表面部分比较深的部分的槽宽小的第2槽20；以及在第2槽20内部埋设一部分的字线7WL。
-
公开(公告)号：CN1087500C
公开(公告)日：2002-07-10
申请号：CN97103034.0
申请日：1997-03-14
Applicant: 株式会社东芝
IPC: H01L27/105 , H01L21/8239
CPC classification number: H01L29/66825 , H01L27/115 , H01L27/11517
Abstract: 在2层以上的栅极电极构造的上层栅极中应用多晶硅与高熔点金属或其硅化物的复合构造的栅极电极的半导体存储器中，防止因热处理时的应力集中，在高熔点金属或其硅化物层表面凹部产生裂缝。解决方法是在淀积高熔点金属或其硅化物层之前，与衬底的凹凸无关地使其下层的多晶硅平坦化，以此，平坦地淀积高熔点金属或其硅化物层，防止热处理时产生的应力集中部位的产生。
-
公开(公告)号：CN1267915A
公开(公告)日：2000-09-27
申请号：CN00104074.X
申请日：2000-03-17
Applicant: 株式会社东芝
IPC: H01L27/115 , H01L21/8247
Abstract: 非易失性半导体存储装置,在填埋STI槽之前,比存储单元部分更大地形成周边电路部分的元件区上端部的鸟嘴氧化膜。具体地讲,在加入鸟嘴的氧化工艺之前,首先形成周边电路部分的STI槽,预先较大地形成周边电路元件区端部的鸟嘴。或者在周边电路部分的STI侧壁上形成氮氧化膜,防止氧化膜腐蚀时的侧壁绝缘膜的膜减少。防止形成非易失性存储器周边电路部分中的寄生晶体管,抑制了待机时的消耗电流。
-
公开(公告)号：CN1354521A
公开(公告)日：2002-06-19
申请号：CN01133826.1
申请日：2001-09-26
Applicant: 株式会社东芝
IPC: H01L27/10 , H01L27/112 , H01L29/76 , H01L21/82
CPC classification number: H01L27/11526 , H01L21/76229 , H01L27/105 , H01L27/115 , H01L27/11519 , H01L27/11521 , H01L27/11524 , H01L27/11529 , H01L27/11531 , H01L27/11543 , H01L29/7887
Abstract: 选择门区的半导体装置设有:半导体层;形成于半导体层上的第1绝缘膜;形成于第1绝缘膜上的第1电极层;由贯通第1电极层及第1绝缘膜直达半导体层内形成的元件分离绝缘膜构成的元件分离区,元件分离区分离了元件区,与第1电极层自动匹配地形成元件分离区;形成于第1电极层及元件分离区上的第2绝缘膜,第2绝缘膜具有使第1电极层表面露出的开口部;形成于第2绝缘膜上及第1电极层中被露出的表面上的第2电极层,第2电极层通过开口部与第1电极层电连接。
-
Patent Agency Ranking
公开(公告)号：CN1292480C
公开(公告)日：2006-12-27
申请号：CN03104439.5
申请日：2003-02-14
Applicant: 株式会社东芝
CPC classification number: H01L27/11521 , G11C16/0483 , H01L27/0207 , H01L27/115 , H01L27/11519 , H01L27/11524
Abstract: 一种非易失性半导体存储装置，其特征在于：具有：配置在行方向的多条字线；配置在与字线正交的列方向的位线；配置在列方向，并且具有通过多条字线的任意一条，分别控制电荷存储状态的电荷存储层的存储单元晶体管；在存储单元晶体管的排列的一端一侧，在列方向相邻配置，并且选择排列的存储单元晶体管的多个第一选择晶体管；连接了第一选择晶体管的各栅极的第一选择栅布线。
-
公开(公告)号：CN1181552C
公开(公告)日：2004-12-22
申请号：CN01133826.1
申请日：2001-09-26
Applicant: 株式会社东芝
IPC: H01L27/10 , H01L27/112 , H01L29/76 , H01L21/82
CPC classification number: H01L27/11526 , H01L21/76229 , H01L27/105 , H01L27/115 , H01L27/11519 , H01L27/11521 , H01L27/11524 , H01L27/11529 , H01L27/11531 , H01L27/11543 , H01L29/7887
Abstract: 选择门区的半导体装置设有：半导体层；形成于半导体层上的第1绝缘膜；形成于第1绝缘膜上的第1电极层；由贯通第1电极层及第1绝缘膜直达半导体层内形成的元件分离绝缘膜构成的元件分离区，元件分离区分离了元件区，与第1电极层自动匹配地形成元件分离区；形成于第1电极层及元件分离区上的第2绝缘膜，第2绝缘膜具有使第1电极层表面露出的开口部；形成于第2绝缘膜上及第1电极层中被露出的表面上的第2电极层，第2电极层通过开口部与第1电极层电连接。
-
公开(公告)号：CN1519938A
公开(公告)日：2004-08-11
申请号：CN03104439.5
申请日：2003-02-14
Applicant: 株式会社东芝
CPC classification number: H01L27/11521 , G11C16/0483 , H01L27/0207 , H01L27/115 , H01L27/11519 , H01L27/11524
Abstract: 一种非易失性半导体存储装置，其特征在于：具有：配置在行方向的多条字线；配置在与字线正交的列方向的位线；配置在列方向，并且具有通过多条字线的任意一条，分别控制电荷存储状态的电荷存储层的存储单元晶体管；在存储单元晶体管的排列的一端一侧，在列方向相邻配置，并且选择排列的存储单元晶体管的多个第一选择晶体管；连接了第一选择晶体管的各栅极的第一选择栅布线。
-
公开(公告)号：CN1503364A
公开(公告)日：2004-06-09
申请号：CN200310118329.X
申请日：2003-11-21
Applicant: 株式会社东芝
IPC: H01L27/10 , H01L27/115 , H01L27/08 , H01L21/8234
CPC classification number: H01L27/11521 , H01L27/115 , H01L27/11524
Abstract: 提供一种防止字线与半导体衬底之间电短路，具备电可靠性高的非易失性存储电路的半导体器件及其制造方法。在具备非易失性存储电路的半导体器件中，包括：有第1槽30和埋设其内部的隔离用充填材料31的元件隔离区3；在栅宽度方向相邻存储单元M的浮动电极5间，与表面部分比较深的部分的槽宽小的第2槽20；以及在第2槽20内部埋设一部分的字线7WL。
-
公开(公告)号：CN1162844A
公开(公告)日：1997-10-22
申请号：CN97103034.0
申请日：1997-03-14
Applicant: 株式会社东芝
IPC: H01L27/105 , H01L21/8239
CPC classification number: H01L29/66825 , H01L27/115 , H01L27/11517
Abstract: 在二层以上的栅极电极构造的上层栅极中应用多晶硅与高熔点金属或其硅化物的复合构造的栅极电极的半导体存储器中，防止因热处理时的应力集中，在高熔点金属或其硅化物层表面凹部产生裂缝。解决方法是在淀积高熔点金属或其硅化物层之前，与衬底的凹凸无关地使其下层的多晶硅平坦化，以此，平坦地淀积高熔点金属或其硅化物层，防止热处理时产生的应力集中部位的产生。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.029 seconds)
