公开(公告)号：CN103632718B

公开(公告)日：2016-11-30

申请号：CN201310056257.4

申请日：2013-02-19

Applicant: 株式会社东芝

Inventor： 市毛正之

IPC: G11C16/02 ,  G11C16/06

Abstract: 公开了非易失性半导体存储设备。这种非易失性半导体存储设备包括配置成具有布置在其中的多个存储器垫的存储器单元阵列，每个存储器垫具有在其中位于第一条线和第二条线的交点处的存储器单元，存储器单元包括第一可变电阻元件。第三条线延伸穿过多个存储器垫。第二可变电阻元件连接在所述第三条线和多个存储器垫中的每一个存储器垫的第二条线之间。

公开(公告)号：CN1300852C

公开(公告)日：2007-02-14

申请号：CN200410036691.7

申请日：2004-04-28

Applicant: 株式会社东芝

Inventor： 作井康司 ,  白田理一郎 ,  荒井史隆 ,  市毛正之

IPC: H01L27/115 ,  H01L27/105 ,  H01L29/788

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L27/11524

Abstract: 在半导体基底上形成栅极绝缘膜(14)。在栅极绝缘膜(14)上形成浮动栅极(15)。浮动栅极(15)具有基本为三角形的、沿着一个平面得到的截面，该平面以平行于半导体基底上的第一方向并且垂直于半导体基底的方式延伸，并且具有与栅极绝缘膜接触的底部和从底部的端部向上延伸的两个倾斜侧。一对控制栅极(17，17)与浮动栅极(15)的两个倾斜侧上形成的栅极间绝缘膜(16)接触。浮动栅极(15)适于由与该对控制栅极(17，17)的电容性耦合驱动。

公开(公告)号：CN1542977A

公开(公告)日：2004-11-03

申请号：CN200410036691.7

申请日：2004-04-28

Applicant: 株式会社东芝

Inventor： 作井康司 ,  白田理一郎 ,  荒井史隆 ,  市毛正之

IPC: H01L27/115 ,  H01L27/105 ,  H01L29/788

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L27/11524

Abstract: 在半导体基底上形成栅极绝缘膜(14)。在栅极绝缘膜(14)上形成浮动栅极(15)。浮动栅极(15)具有基本为三角形的、沿着一个平面得到的截面，该平面以平行于半导体基底上的第一方向并且垂直于半导体基底的方式延伸，并且具有与栅极绝缘膜接触的底部和从底部的端部向上延伸的两个倾斜侧。一对控制栅极(17，17)与浮动栅极(15)的两个倾斜侧上形成的栅极间绝缘膜(16)接触。浮动栅极(15)适于由与该对控制栅极(17，17)的电容性耦合驱动。

公开(公告)号：CN104916657A

公开(公告)日：2015-09-16

申请号：CN201410282792.6

申请日：2014-06-23

Applicant: 株式会社东芝

Inventor： 松并绚也 ,  市毛正之 ,  今野拓也 ,  杉前纪久子

IPC: H01L27/24 ,  H01L45/00 ,  G11C13/00

CPC classification number: H01L27/249 ,  G11C13/0011 ,  G11C13/0023 ,  G11C13/0026 ,  G11C2213/71 ,  H01L27/2481 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1226 ,  H01L45/1266 ,  H01L45/145

Abstract: 本发明涉及非易失性存储器器件及其制造方法。根据一个实施例，非易失性存储器器件包括：在第一方向延伸的第一互连；在第二方向延伸的第二互连，以及所述第二互连的下端位于所述第一互连之上；在第三方向延伸的多个第三互连，以及所述第三互连被布置在所述第二方向；在所述第二互连和所述第三互连之间提供的电流限制层；在所述电流限制层和所述第三互连之间提供的金属离子源层；在所述电流限制层和所述第三互连之间提供的电阻改变层；以及在所述第一互连和所述第二互连的所述下端之间提供的选择器。

公开(公告)号：CN103632718A

公开(公告)日：2014-03-12

申请号：CN201310056257.4

申请日：2013-02-19

Applicant: 株式会社东芝

Inventor： 市毛正之

IPC: G11C16/02 ,  G11C16/06

CPC classification number: G11C13/0002 ,  G11C5/025 ,  G11C7/18 ,  G11C8/12

Abstract: 公开了非易失性半导体存储设备。这种非易失性半导体存储设备包括配置成具有布置在其中的多个存储器垫的存储器单元阵列，每个存储器垫具有在其中位于第一条线和第二条线的交点处的存储器单元，存储器单元包括第一可变电阻元件。第三条线延伸穿过多个存储器垫。第二可变电阻元件连接在所述第三条线和多个存储器垫中的每一个存储器垫的第二条线之间。

公开(公告)号：CN1292480C

公开(公告)日：2006-12-27

申请号：CN03104439.5

申请日：2003-02-14

Applicant: 株式会社东芝

Inventor： 市毛正之 ,  桥本耕治 ,  久慈龙明 ,  森诚一 ,  白田理一郎 ,  竹内祐司 ,  作井康司

IPC: H01L27/10 ,  G11C14/00 ,  G11C11/34 ,  H01L21/82

CPC classification number: H01L27/11521 ,  G11C16/0483 ,  H01L27/0207 ,  H01L27/115 ,  H01L27/11519 ,  H01L27/11524

Abstract: 一种非易失性半导体存储装置，其特征在于：具有：配置在行方向的多条字线；配置在与字线正交的列方向的位线；配置在列方向，并且具有通过多条字线的任意一条，分别控制电荷存储状态的电荷存储层的存储单元晶体管；在存储单元晶体管的排列的一端一侧，在列方向相邻配置，并且选择排列的存储单元晶体管的多个第一选择晶体管；连接了第一选择晶体管的各栅极的第一选择栅布线。

公开(公告)号：CN1519938A

公开(公告)日：2004-08-11

申请号：CN03104439.5

申请日：2003-02-14

Applicant: 株式会社东芝

Inventor： 市毛正之 ,  桥本耕治 ,  久慈龙明 ,  森诚一 ,  白田理一郎 ,  竹内祐司 ,  作井康司

IPC: H01L27/10 ,  G11C14/00 ,  G11C11/34 ,  H01L21/82

CPC classification number: H01L27/11521 ,  G11C16/0483 ,  H01L27/0207 ,  H01L27/115 ,  H01L27/11519 ,  H01L27/11524

Abstract: 一种非易失性半导体存储装置，其特征在于：具有：配置在行方向的多条字线；配置在与字线正交的列方向的位线；配置在列方向，并且具有通过多条字线的任意一条，分别控制电荷存储状态的电荷存储层的存储单元晶体管；在存储单元晶体管的排列的一端一侧，在列方向相邻配置，并且选择排列的存储单元晶体管的多个第一选择晶体管；连接了第一选择晶体管的各栅极的第一选择栅布线。