使用贯通电极的多层基板的制造方法

    公开(公告)号:CN105723506B

    公开(公告)日:2018-09-14

    申请号:CN201480061896.2

    申请日:2014-11-10

    Abstract: 本发明涉及一种设置于具有贯通孔的基板上的贯通电极,所述贯通电极包含贯通所述贯通孔的贯通部、在所述贯通部的至少一端形成且比贯通电极更宽广的凸状凸块部和在所述凸状凸块部的与所述基板的接触面上形成的至少一层的金属膜,所述贯通电极部和所述凸状凸块部由通过将选自纯度为99.9重量%以上、平均粒径为0.005μm~1.0μm的金、银、钯、铂中的一种以上金属粉末烧结而成的烧结体形成,所述金属膜由纯度为99.9重量%以上的金、银、钯、铂中的任一种构成。本发明的贯通电极对于多层结构的电路基板是有用的,其能够缩短MEMS等元件的布线长度,并且还能够应对气密密封。

    金粉末和该金粉末的制造方法以及金糊

    公开(公告)号:CN114206525A

    公开(公告)日:2022-03-18

    申请号:CN202080054638.7

    申请日:2020-07-20

    Abstract: 本发明涉及包含纯度99.9质量%以上的金且平均粒径为0.01μm以上且1.0μm以下的金粉末。该金粉末的特征在于,氯离子的含量为100ppm以下,并且氰根离子的含量为10ppm以上且1000ppm以下。氯离子的含量与氰根离子的含量的合计优选为110ppm以上且1000ppm以下。本发明的金粉末使作为杂质的氯离子量优化并且对接合等各种加工工艺的适应性优良。另外,应用该金粉末的金糊适合用于半导体芯片的贴片等接合用途、半导体封装体的密封用途、电极/布线形成等各种用途。

    贯通孔的密封构造及密封方法、以及用于对贯通孔进行密封的转印基板

    公开(公告)号:CN110506329A

    公开(公告)日:2019-11-26

    申请号:CN201880024591.2

    申请日:2018-04-04

    Abstract: 本发明涉及一种密封构造,包括:一组基材,形成密封空间;贯通孔,与密封空间连通;以及密封部件,对贯通孔进行密封。在形成有贯通孔的基材的表面上形成由金等块状金属构成的基底金属膜,所述密封部件接合于基底金属膜并对贯通孔进行密封。该密封部件由密封材料和盖状金属膜构成,所述密封材料接合于基底金属膜,由纯度99.9质量%以上的由金构成的金属粉末的压缩体构成,所述盖状金属膜包含金,厚度为0.01μm以上且5μm以下,由块状金属构成。并且,密封材料由与基底金属膜接触的外周侧的致密化区域和与贯通孔接触的中心侧的多孔质区域构成。而且,对致密化区域内的空孔的形状进行规定,空孔的径向的水平长度(l)与致密化区域的宽度(W)之间的关系为l≤0.1W。

    导电性接合材料和具备该导电性接合材料的接合构件、以及接合方法

    公开(公告)号:CN115023797A

    公开(公告)日:2022-09-06

    申请号:CN202080094983.3

    申请日:2020-09-28

    Abstract: 本发明涉及应用了规定的导电性接合材料的接合方法。该导电性接合材料的特征在于,由金属粉末的成形体构成,所述金属粉末为选自金粉、银粉、铂粉和钯粉的组中的一种以上,纯度为99.9质量%以上,平均粒径为0.005μm~1.0μm,所述导电性接合材料被以5MPa的加压力加压时,由下式表示的压缩变形率M为5%以上且30%以下。另外,通过使用在基材上形成有至少一个该导电性接合材料而得到的接合构件,能够实现接合工序的高效化。M={(h1‑h2)/h1}×100h1:导电性接合材料的加压前的平均厚度h2:导电性接合材料的加压后的平均厚度。

    贯通孔的密封结构及密封方法、以及用于将贯通孔密封的转印基板

    公开(公告)号:CN109075127B

    公开(公告)日:2022-03-01

    申请号:CN201780024418.8

    申请日:2017-04-06

    Abstract: 本发明涉及一种密封结构,包括形成密封空间的一组基材、形成于至少一个基材并与密封空间连通的贯通孔、将贯通孔密封的密封构件。在本发明中,在形成有贯通孔的基材的表面上具备由金等的块状金属构成的基底金属膜。并且,密封构件接合于基底金属膜并将所述贯通孔密封,密封构件由密封材料及盖状金属膜构成,所述密封材料接合于基底金属膜并由纯度99.9质量%以上的金等的金属粉末的压缩体构成,所述盖状金属膜接合于密封材料且由金等的块状金属构成。此外,密封材料由与基底金属膜相接的外周侧的致密化区域和与贯通孔相接的中心侧的多孔质区域构成。该致密化区域的任意截面的空隙率以面积率计成为10%以下。

Patent Agency Ranking