公开(公告)号：CN103858237A

公开(公告)日：2014-06-11

申请号：CN201280048518.1

申请日：2012-10-06

Applicant: 国际商业机器公司

Inventor： J·B·张 ,  L·张 ,  S·U·恩格尔曼 ,  M·A·古罗恩

IPC: H01L29/66

CPC classification number: B81C1/0023 ,  B81B2207/015 ,  B81C1/00801 ,  B81C2203/0714 ,  B81C2203/0742 ,  H01L21/565 ,  H01L21/845 ,  H01L27/1211 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 用于制造将衬底上的机电器件和CMOS器件分隔开的阻挡层的结构和方法。示例性结构包括密封机电器件的保护层，其中所述阻挡层可以耐受能够去除所述保护层但不能去除所述阻挡层的蚀刻工艺。所述衬底可以是绝缘体上硅或者多层晶片衬底。所述机电器件可以是微机电系统（MEMS）或者纳机电系统（NEMS）。

公开(公告)号：CN103871894B

公开(公告)日：2017-04-12

申请号：CN201310626171.0

申请日：2013-11-28

Applicant: 国际商业机器公司

Inventor： G·科恩 ,  M·A·古罗恩 ,  A·格里尔 ,  L·希

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明涉及半导体器件及其形成方法。提供了一种形成半导体器件的方法。该方法包括提供一结构，该结构包括处理衬底、位于所述处理衬底的最上表面上方的掩埋氮化硼层、位于所述掩埋氮化硼层的最上表面上的掩埋氧化物层、以及位于所述掩埋氧化物层的最上表面上的顶部半导体层。接下来，将第一半导体衬垫、第二半导体衬垫和多条半导体纳米线构图到所述顶部半导体层中，所述半导体纳米线以梯子状构造连接所述第一半导体衬垫和所述第二半导体衬垫。通过从每条半导体纳米线下方去除所述掩埋氧化物层的一部分而使所述半导体纳米线悬置，其中所述掩埋氮化硼层的最上表面的一部分暴露。接下来，形成全包围栅场效应晶体管。

公开(公告)号：CN103839785B

公开(公告)日：2016-09-28

申请号：CN201310445648.5

申请日：2013-09-26

Applicant: 国际商业机器公司

Inventor： M·A·古罗恩 ,  黎家辉 ,  J·W·皮特拉 ,  蔡欣妤

IPC: H01L21/20 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: G03F7/0002 ,  B81B7/0006 ,  B81B2203/0353 ,  B81B2207/07 ,  B81C1/00031 ,  B81C2201/0149 ,  B81C2201/0198 ,  G03F7/0035 ,  G03F7/165 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/31144

Abstract: 本发明涉及形成构图结构的方法。在中性聚合物层之上形成模板层之后，自组装嵌段共聚物材料被施加并且自组装。该模板层包括第一线状部分、比所述第一线状部分短的第二线状部分、以及具有比所述第二线状部分大的宽度的块状模板结构。在远离在宽度方向上延伸的部分的区域中，该自组装嵌段共聚物材料被相分离成交替薄层。所述块状模板结构扰乱所述薄层并且引起所述薄层的终止。在聚合物嵌段成分被选择性地去除时，形成与所述第一和第二线状部分平行并且与块状模板结构自对准地终止的腔。所述腔的图形可以被反转并转移到材料层中以形成具有不同长度的鳍。

公开(公告)号：CN103890930B

公开(公告)日：2016-08-17

申请号：CN201280050984.3

申请日：2012-10-06

Applicant: 国际商业机器公司

Inventor： J·B·张 ,  L·张 ,  M·A·古罗恩 ,  W·E·亨施

IPC: H01L21/82

Abstract: 存储器基元、存储器基元阵列以及制造嵌入式DRAM中的具有多栅晶体管的存储器基元的方法，所述多栅晶体管例如是完全耗尽的finFET或纳米线晶体管。所述存储器基元包括沟槽电容器、非平面晶体管以及将所述沟槽电容器电耦接到所述非平面晶体管的自对准硅化物互连。

公开(公告)号：CN103855091B

公开(公告)日：2016-06-29

申请号：CN201310625288.7

申请日：2013-11-28

Applicant: 国际商业机器公司

Inventor： J·B·常 ,  P·常 ,  M·A·古罗恩 ,  J·W·斯雷特

IPC: H01L21/8234 ,  H01L21/28 ,  H01L27/088 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/423 ,  B82Y40/00

CPC classification number: H01L27/1211 ,  B82Y10/00 ,  H01L21/84 ,  H01L21/845 ,  H01L27/1203 ,  H01L29/0673 ,  H01L29/42372 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696

Abstract: 本发明涉及半导体结构及其形成方法。形成第一和第二半导体材料的交替叠层。在所述交替叠层上形成限定鳍片的掩模结构。随后形成平面化电介质层以及其中的第一和第二栅极腔。通过采用所述平面化层和所述限定鳍片的掩模结构作为蚀刻掩模蚀刻所述交替叠层，向下延伸所述第一和第二栅极腔。所述无锗的硅材料被各向同性蚀刻以横向扩展所述第一栅极腔并且形成包括所述硅锗合金的第一半导体纳米线阵列；并且所述硅锗合金被各向同性蚀刻以横向扩展所述第二栅极腔并且形成包括所述无锗的硅材料的第二半导体纳米线阵列。用替代栅结构填充所述第一和第二栅极腔。每个替代栅结构可以横向围绕二维半导体纳米线阵列。

公开(公告)号：CN103723674B

公开(公告)日：2016-02-17

申请号：CN201310481578.9

申请日：2013-10-15

Applicant: 国际商业机器公司

Inventor： 张立伦 ,  G·科恩 ,  M·A·古罗恩 ,  E·莱奥班顿 ,  刘菲 ,  G·G·沙希迪

IPC: B81C1/00 ,  B81B7/00 ,  B81B7/02

Abstract: 本发明涉及MEMS晶体管及其制造方法。公开了用于CMOS集成电路的FBEOL层级的MEMS晶体管。该MEMS晶体管包括集成电路内的腔。具有两端的MEMS悬臂开关被设置在该腔中且在两端中的至少一端被锚定。栅极和漏极位于该腔的侧壁中且与MEMS悬臂开关分隔开一间隙。响应于施加到栅极的电压，MEMS悬臂开关在与CMOS集成电路的FBEOL层级的平面平行的方向上移动跨过该间隙而与漏极接触，以允许电流在源极和漏极之间流动。也公开了制造MEMS晶体管的方法。根据该方法，在与CMOS集成电路的远后端制程（FBEOL）层级平行的平面中在FBEOL层级上构造MEMS悬臂开关、栅极和漏极。通过牺牲材料将MEMS悬臂开关与栅极和漏极分隔开，该牺牲材料最终被去除以释放MEMS悬臂开关且在MEMS悬臂开关与栅极和漏极之间提供间隙。

公开(公告)号：CN103855031A

公开(公告)日：2014-06-11

申请号：CN201310625869.0

申请日：2013-11-28

Applicant: 国际商业机器公司

Inventor： A·巴苏 ,  J·B·常 ,  M·A·古罗恩 ,  A·马宗达

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L21/76 ,  B82Y40/00 ,  H01L21/76264 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696

Abstract: 本发明涉及半导体结构及其形成方法。在单晶掩埋绝缘体层上形成单晶半导体鳍片。在形成跨骑所述单晶半导体鳍片的栅极电极之后，可以用在单晶掩埋绝缘体层上生长的半导体材料进行选择性外延以形成连续半导体材料部分。所述连续半导体材料部分中的沉积的半导体材料的厚度可以被选择为使得，所述沉积的半导体材料部分的侧壁不合并，而是通过直接在所述单晶掩埋绝缘体层的水平表面上生长的沉积的半导体材料的水平部分导电地彼此连接。通过所述连续半导体材料部分和圆柱形接触过孔结构，可以提供鳍片场效应晶体管的接触电阻和寄生电容的同时减小。

公开(公告)号：CN103946954B

公开(公告)日：2016-12-28

申请号：CN201280052536.7

申请日：2012-10-24

Applicant: 国际商业机器公司 ,  日本瑞翁株式会社

Inventor： M·布林克 ,  S·U·恩格尔曼 ,  N·C·M·富勒 ,  M·A·古罗恩 ,  宫副裕之 ,  中村昌洋

IPC: H01L21/027 ,  G03F7/20

CPC classification number: G03F7/094 ,  G03F7/091 ,  G03F7/40 ,  H01L21/0332 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/31144 ,  Y10T428/24479

Abstract: 在衬底上形成硬掩膜层、软掩膜层和光致抗蚀剂的叠层。对所述光致抗蚀剂进行构图以包括至少一个开口。通过各向异性蚀刻将所述图形转移到所述软掩膜层中，该各向异性蚀刻形成包含比氟多的碳的富碳聚合物。可以通过采用利用包含比氟多的氢的氟代烃分子产生的包含氟代烃的等离子体，形成所述富碳聚合物。所述富碳聚合物涂覆所述软掩膜层的侧壁，并且防止转移到所述软掩膜中的图形被加宽。随后去除所述光致抗蚀剂，并且将所述软掩膜层中的图形转移到所述硬掩膜层中。所述硬掩膜层的侧壁被所述富碳聚合物涂覆，以防止转移到所述硬掩膜中的图形被加宽。

公开(公告)号：CN105845622A

公开(公告)日：2016-08-10

申请号：CN201610066551.7

申请日：2016-01-29

Applicant: 国际商业机器公司

Inventor： 张慎明 ,  M·A·古罗恩 ,  宫副裕之 ,  A·M·皮茨那 ,  蔡欣妤

IPC: H01L21/768 ,  H01L21/28 ,  H01L29/40 ,  H01L29/41

CPC classification number: H01L21/76877 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L21/7684 ,  H01L21/76864 ,  H01L23/528 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/1253 ,  H01L45/16 ,  H01L21/768 ,  H01L21/28 ,  H01L29/40 ,  H01L29/41 ,  H01L29/413

Abstract: 本发明涉及半导体结构及其形成方法。提供包括交替的第一U形电极和第二U形电极、以及将第一和第二U形电极互连的接触衬垫的结构。每个第一U形电极包括通过位于衬底的一端的弯折部而连接的基本平行的直部。每个第二U形电极包括通过位于衬底的相反另一端的弯折部而连接的基本平行的直部。邻近的第一和第二U形电极的每个相邻的直部构成具有亚光刻间距的电极对。每个接触衬垫与第一和第二U形电极中的一个的弯折部重叠并且接触。

公开(公告)号：CN104040705A

公开(公告)日：2014-09-10

申请号：CN201280066327.8

申请日：2012-12-19

Applicant: 国际商业机器公司

Inventor： G·科恩 ,  M·A·古罗恩 ,  C·E·默里

IPC: H01L21/336

CPC classification number: H01L29/775 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/66439

Abstract: 提供了一种制造FET器件的方法，其包括如下步骤。在BOX层上方的SOI层中形成纳米线/衬垫，其中所述纳米线悬置在所述BOX上方。沉积包围所述纳米线的HSQ层。使所述HSQ层的包围所述纳米线的(一个或多个)部分交联，其中所述交联使得所述HSQ层的所述(一个或多个)部分收缩，由此在所述纳米线中诱发应变。形成一个或多个栅极，所述栅极保持在所述纳米线中诱发的应变。也提供了一种FET器件，其中每条纳米线具有(一个或多个)第一区域和(一个或多个)第二区域，所述第一区域变形使得所述(一个或多个)第一区域中的晶格常数小于所述纳米线的弛豫晶格常数，所述第二区域变形使得所述(一个或多个)第二区域中的晶格常数大于所述纳米线的弛豫晶格常数。